Ser. 10/5/1/120

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-284126

(43)Date of publication of application: 15.10.1999

(51)Int.Cl.

H01L 25/16

(21)Application number: 10-087457

(71)Applicant: OTSUKA KANJI

FUJITSU LTD

OKI ELECTRIC IND CO LTD SANYO ELECTRIC CO LTD

SHARP CORP SONY CORP **TOSHIBA CORP NEC CORP** HITACHI LTD

MATSUSHITA ELECTRON CORP

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

31.03.1998


(72)Inventor: OTSUKA KANJI

(54) ELECTRONIC DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To supply to a differential driver at a high speed without damping complementary signal energy and contrive to increase a speed in transmission of a complementary transmission digital signal to be output by a method wherein first and second power supply wirings for supplying first and second power supply voltages to the differential driver are set as an iso-length parallel wiring.

SOLUTION: A signal wiring pair 21 comprising an iso-length parallel power supply wiring 27 having a large coupling coefficient, a power supply and ground wiring pair 26 comprising a ground wiring 28, and iso-length parallel signal wirings 22, 23 having a large coupling coefficient is provided on a wiring substrate 20. Here, characteristic impedances of the power supply and ground wiring pair 26 and the signal wiring pair are equalized. And, on-resistance of a CMOS differential driver 30 is matched to the characteristic impedance of the signal wiring pair 21 to absorb a reflection complementary transmission digital signal CS,/CS reversely



transmitted in the signal wiring pair 21. Thus, a waveforms deformation is eliminated, and the complementary transmission digital signal CS,/CS can be transmitted at a speed near to a speed of lights.

LEGAL STATUS

[Date of request for examination]

28.12.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3480306

[Date of registration]

10.10.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-284126

(43)公開日 平成11年(1999)10月15日

(51) Int.Cl.⁵

H01L 25/16

識別記号

FΙ

H01L 25/16

Z

審査請求 未請求 請求項の数24 OL (全 44 頁)

(21)出願番号

特願平10-87457

(71)出願人 598042633

大塚 寛治

(22)出願日

平成10年(1998) 3月31日

東京都東大和市湖畔 2-1074-38

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(74)代理人 弁理士 平戸 哲夫


最終頁に続く

(54) [発明の名称] 電子装置

(57)【要約】

【課題】ドライバから出力される送信デジタル信号を信号配線を介してレシーバに伝送する伝送回路を有する電子装置に関し、信号伝送の高速化を図る。

【解決手段】配線基板20に形成する電源配線27及び接地配線28をカップリング係数を大とする等長平行配線からなるペア配線構造とし、CMOS差動ドライバ30に供給すべき相補信号エネルギーに対して電源・接地配線ペア26を電磁界がほぼ閉じた伝送線路として機能させる。



【特許請求の範囲】

【請求項1】等長平行配線とされた第1、第2の信号配線からなる1対以上の信号配線ペアを有する配線基板に、前記1対以上の信号配線ペアの第1、第2の信号配線に送信デジタル信号を相補信号化してなる相補送信デジタル信号を出力する1個以上の差動ドライバを有する集積回路チップを搭載してなる電子装置において、前記配線基板は、前記1個以上の差動ドライバに第1、第2の電源電圧を供給する等長平行配線とされた第1、第2の電源配線からなる電源配線ペアを有していること 10を特徴とする電子装置。

1.

【請求項2】前記信号配線ペアの特性インピーダンスを20、前記信号配線ペアの数をn、前記電源配線ペアの特性インピーダンスを21とすると、21は、20/n又は20/nに可能な限り近い値とされていることを特徴とする請求項1記載の電子装置。

【請求項3】前記電源配線ペア及び前記1対以上の信号配線ペア、又は、2対以上の信号配線ペアが前記配線基板の同一面に平行に形成されている場合において、各配線ペアを構成する第1、第2の配線との幅方向の中心間 20距離をa、隣接する配線ペアとの間隔をbとすると、b>2aとされていることを特徴とする請求項1又は2記載の電子装置。

【請求項4】前記電源配線ペア及び前記1対以上の信号配線ペア、又は、2対以上の信号配線ペアを構成する第1、第2の配線が前記配線基板を挟んで形成されている場合において、前記配線基板の厚みをt、前記第1、第2の配線の幅をc、隣接する配線ペアとの間隔をsとすると、s/(t+c)>2とされていることを特徴とする請求項1又は2記載の電子装置。

【請求項5】前記差動ドライバは、オン抵抗を前記信号 配線ペアの特性インピーダンスと同一とされていること を特徴とする請求項1、2、3又は4記載の電子装置。

【請求項6】前記信号配線ペアを構成する第1、第2の信号配線の終端間に終端抵抗が接続されていることを特徴とする請求項1、2、3、4又は5記載の電子装置。

【請求項7】前記差動ドライバはスリーステート差動ド ライバであり、

前記集積回路チップは、第1、第2の信号入力端子を前記信号配線ペアを構成する第1、第2の信号配線に接続 40 された高入力インピーダンスの差動レシーバを有していることを特徴とする請求項6記載の電子装置。

【請求項8】前記集積回路チップは、前記1個以上の差動ドライバに前記第1、第2の電源電圧を供給するチップ内の第1、第2の電源配線間に第1のコンデンサを接続していることを特徴とする請求項1、2、3、4、5、6又は7記載の電子装置。

【請求項9】前記第1のコンデンサは、電源用パッドの下層に形成されていることを特徴とする請求項8記載の電子装置。

【請求項10】前記集積回路チップの近傍の前記電源配線ペアを構成する第1、第2の電源配線間に第2のコンデンサを接続していることを特徴とする請求項8又は9記載の電子装置。

【請求項11】前記第2のコンデンサは、前記第1のコンデンサから前記信号配線ペアの長さの10分の1以下の距離にある前記第1、第2の電源配線間に接続され、容量を前記第1のコンデンサの5倍以上とされていることを特徴とする請求項10記載の電子装置。

【請求項12】前記集積回路チップは、前記1個以上の 差動ドライバに前記第1、第2の電源電圧を供給するチップ内の第1、第2の電源配線を等長平行配線とされて いることを特徴とする請求項1、2、3、4、5、6、 7、8、9、10又は11記載の電子装置。

【請求項13】1本以上の信号配線を有する配線基板に、前記1本以上の信号配線に非差動送信デジタル信号を出力する1個以上のドライバを有する集積回路チップを搭載してなる電子装置において、

前記集積回路チップは、前記1個以上のドライバに第 1、第2の電源電圧を供給するチップ内の第1、第2の 電源配線間に第1のコンデンサを接続していることを特 徴とする電子装置。

【請求項14】前記第1のコンデンサは、電源用パッドの下層に形成されていることを特徴とする請求項13記載の電子装置。

【請求項15】前記集積回路チップの近傍の前記第1、第2の電源配線間に第2のコンデンサを接続していることを特徴とする請求項13又は14記載の電子装置。

【請求項16】前記第2のコンデンサは、前記第1のコ30 ンデンサから前記信号配線の長さの10分の1以下の距離にある第1、第2の電源配線間に接続され、容量を前記第1のコンデンサの5倍以上とされていることを特徴とする請求項15記載の電子装置。

【請求項17】前記差動ドライバ又はドライバの出力側に送信デジタル信号の第3高調波以上をカットするローパスフィルタが挿入されていることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14、15又は16記載の電子装置。

【請求項18】電源配線に前記ローパスフィルタの特性 と同一特性のローパスフィルタを挿入させていることを 特徴とする請求項17記載の電子装置。

【請求項19】前記信号配線に平行して結合器からなる受信部を備えていることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17又は18記載の電子装置。【請求項20】第1面の中央部に設定されたCPU搭載領域の各辺から四方に延び、所定部分で前記第1面と対向する第2面に折り返して前記第2面を中央部に向けて

延びる等長平行配線とされた同数の信号配線からなる第 50 1、第2、第3及び第4の信号配線群を有する配線基板 に、CPUがその信号端子を前記第1、第2、第3及び第4の信号配線群の信号配線に接続して前記CPU搭載領域に搭載されていると共に、前記第1、第2、第3及び第4の信号配線群の前記CPUの信号端子接続箇所から同一距離部分に同一品種のメモリがそれぞれその信号端子を第1、第2、第3又は第4の信号配線群の信号配線に接続して搭載されていることを特徴とする電子装置

【請求項21】対向する第1、第2の配線基板を有し、前記第1の配線基板の前記第2の配線基板との対向面の 10 中央部に設定されたCPU搭載領域の各辺から四方に延び、所定の部分で前記第2の配線基板の前記第1の配線基板との対向面に折り返して前記第2の配線基板の前記第1の配線基板との対向面を中央部に向けて延びる等長平行配線とされた同数の信号配線からなる第1、第2、第3及び第4の信号配線群からなる1対の配線基板を有し、

CPUがその信号端子を前記第1、第2、第3及び第4の信号配線群の信号端子に接続して前記CPU搭載領域に搭載されていると共に、前記第1、第2、第3及び第4の信号配線群の前記CPUの信号端子接続箇所から同一距離部分に同一品種のメモリがそれぞれその信号端子を第1、第2、第3又は第4の信号配線群の信号配線に接続して搭載されていることを特徴とする電子装置。

【請求項22】対向する第1、第2の半導体基板を有し、前記第1の半導体基板の前記第2の半導体基板との対向面の中央部に設定されたCPU搭載領域の各辺から四方に延び、所定の部分で前記第2の半導体基板の前記第1の半導体基板との対向面に折り返して前記第2の半導体基板の前記第1の半導体基板との対向面を中央部に30向けて延びる等長平行配線とされた同数の信号配線からなる第1、第2、第3及び第4の信号配線群を有する1対の半導体基板を有し、

CPUがその信号端子を前記第1、第2、第3及び第4の信号配線群の信号端子に接続させて前記CPU形成領域に形成されると共に、前記第1、第2、第3及び第4の信号配線群の前記CPUの信号端子接続箇所から同一距離部分に同一品種のメモリがそれぞれその信号端子を第1、第2、第3又は第4の信号配線群の信号配線に接続させて形成されていることを特徴とする電子装置。

【請求項23】前記第1、第2、第3及び第4の信号配線群の信号配線は、相補送信デジタル信号を伝送する信号配線ペアを構成していることを特徴とする請求項20、21又は22記載の電子装置。

【請求項24】前記CPU及び前記メモリに第1、第2の電源電圧を供給する等長平行配線とされた第1、第2の電源配線からなる電源配線ペアを有していることを特徴とする請求項23記載の電子装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ドライバから出力される送信デジタル信号を信号配線を介してレシーバに 伝送する伝送回路を有する電子装置に関する。

[0002]

【従来の技術】図48は従来の電子装置の一例を示す回路図である。図48中、1、2は信号配線、3は送信デジタル信号TSを相補送信デジタル信号CS、/CSに相補信号化し、これら相補送信デジタル信号CS、/CSを信号配線1、2に出力するCMOS差動ドライバである。

【0003】また、4は信号配線1、2を伝送されてくる相補送信デジタル信号CS、/CSを受信して送信デジタル信号TSに対応した受信デジタル信号RSを出力するCMOS差動レシーバである。

【0004】また、CMOS差動ドライバ3において、5は送信デジタル信号TSと同相の正相送信デジタル信号TSと同相の正相送信デジタル信号CSを出力するCMOSドライバであり、6はプルアップ素子をなすnMOSトランジスタ、7はプルダウン素子をなすpMOSトランジスタである。

【0005】また、8は送信デジタル信号TSと逆相化してなる逆相送信デジタル信号/CSを出力するCMOSインバータであり、9はプルアップ素子をなすpMOSトランジスタ、10はプルダウン素子をなすnMOSトランジスタである。

【0006】また、CMOS差動レシーバ4において、11は信号配線1を伝送されてくる正相送信デジタル信号CSを受信するCMOSドライバであり、12はプルアップ素子をなすnMOSトランジスタ、13はプルダウン素子をなすpMOSトランジスタである。

60 【0007】また、14は信号配線2を伝送されてくる 逆相送信デジタル信号/CSを受信するCMOSインバ ータであり、15はプルアップ素子をなすpMOSトラ ンジスタ、16はプルダウン素子をなすnMOSトラン ジスタである。

【0008】このように構成された電子装置においては、送信デジタル信号TSがLレベルからHレベルに遷移すると、CMOSドライバ5においては、nMOSトランジスタ6がOFFからON、pMOSトランジスタ7がONからOFFとなり、CMOSインバータ8においては、pMOSトランジスタ9がONからOFF、nMOSトランジスタ10がOFFからONとなる。

【0009】この結果、CMOSドライバ11の入力端をLレベルからHレベルに遷移させるための電荷がCMOSドライバ5から信号配線1に供給されると共に、CMOSインバータ14の入力端をHレベルからLレベルに遷移させるための電荷が信号配線2からCMOSインパータ8を介して接地に引き抜かれる。

【0010】この現象は、CMOSドライバ11の入力 端をLレベルからHレベルに遷移させるための正の信号 50 エネルギーがCMOSドライバ5から信号配線1に供給

されると共に、СМОSインバータ14の入力端をHレ ベルからLレベルに遷移させるための負の信号エネルギ ーがCMOSインバータ8から信号配線2に供給される と見ることができる。

【0011】そして、CMOSドライバ11の入力端が LレベルからHレベル、CMOSインバータ14の入力 端がHレベルからLレベルになると、CMOSドライバ 11においては、nMOSトランジスタ12がOFFか SON、pMOSトランジスタ13がONからOFFと なり、CMOSインバータ14においては、pMOSト 10 ランジスタ15が0FFから0N、nM0Sトランジス タ16がONからOFFとなる。

【0012】この結果、СМОSドライバ11及びСМ OSインバータ14の出力は、共にLレベルからHレベ ルとなるので、CMOS差動レシーバ4が出力する受信 デジタル信号RSはLレベルからHレベルとなり、CM OS差動レシーバ4は、送信デジタル信号TSを受信し たことになる。

【0013】これに対して、送信デジタル信号TSがH レベルからLレベルに遷移すると、CMOSドライバ5 20 においては、nMOSトランジスタ6がONからOF F、pMOSトランジスタ7がOFFからONとなり、 CMOSインバータ8においては、pMOSトランジス タ9がOFFからON、nMOSトランジスタ10がO NからOFFとなる。

【0014】この結果、CMOSドライバ11の入力端 をHレベルからLレベルに遷移させるための電荷が信号 配線1からСMOSドライバ5を介して接地に引き抜か れると共に、СМОSインバータ14の入力端をLレベ ルからHレベルに遷移させるための電荷がCMOSイン 30 バータ8から信号配線2に供給される。

【0015】この現象は、СМОSドライバ11の入力 端をHレベルからLレベルに遷移させるための負の信号 エネルギーがСМОSドライバ5から信号配線1に供給 されると共に、CMOSインバータ14の入力端をLレ ベルからHレベルに遷移させるための正の信号エネルギ ーがCMOSインバータ8から信号配線2に供給される と見ることができる。

【0016】そして、СМОSドライバ11の入力端が HレベルからLレベル、CMOSインバータ14の入力 40 端がLレベルからHレベルになると、CMOSドライバ 11においては、nMOSトランジスタ12がONから OFF、pMOSトランジスタ13がOFFからONと なり、CMOSインパータ14においては、pMOSト ランジスタ15が0Nから0FF、nMOSトランジス **タ16がOFFからONとなる。**

【0017】この結果、СМОSドライバ11及びСМ OSインパータ14の出力は、共にHレベルからLレベ ルとなるので、CMOS差動レシーバ4が出力する受信 デジタル信号RSはHレベルからLレベルとなり、CM 50 ジタル信号が遷移すると、信号配線ペアに接続された差

OS差動レシーバ4は、送信デジタル信号TSを受信し たことになる。

【0018】このように、図48に示す従来の電子装置 は、送信デジタル信号TSが遷移した場合、CMOS差 動ドライバ3から相補信号エネルギーを信号配線1、2 に供給することにより、送信デジタル信号TSを相補信 号化してなる相補送信デジタル信号CS、/CSを信号 配線1、2を介してСМОS差動レシーバ4に伝送する というものである。

[0019]

【発明が解決しようとする課題】図48に示す従来の電 子装置において、信号配線1、2をカップリング係数が 1に近い等長平行配線とする場合には、信号配線1、2 を電磁界がほぼ閉じている伝送線路とし、相補送信デジ タル信号CS、/CSをTEM(Transversed Electro magnetic Mode)伝送に近いモードで伝送し、信号伝送 の高速化を図ることができる。

【0020】しかし、СМОS差動ドライバ3からСМ OS差動レシーバ4に対して相補送信デジタル信号C S、/CSを信号配線1、2を介して伝送する場合、C MOS差動ドライバ3から信号配線1、2に供給される 相補信号エネルギーは電源配線から供給されるものであ るから、信号伝送の更なる高速化を図るためには、電源 配線からCMOS差動ドライバ3に対する相補信号エネ ルギーの供給の高速化を図る必要があるが、この点に関 しては、従来、何ら提案されていない。

【0021】本発明は、かかる点に鑑み、ドライバから 出力される送信デジタル信号を信号配線を介してレシー バに伝送する伝送回路を有する電子装置であって、信号 伝送の更なる高速化を図ることができるようにした電子 装置を提供することを第1の目的とする。

【0022】また、本発明は、CPUと複数のメモリと を備えた電子装置であって、CPUとメモリとの間の信 号伝送の高速化を図ることができるようにした電子装置 を提供することを第2の目的とする。本発明の他の目的 は、本発明の説明の記載から明瞭になる。

[0023]

【課題を解決するための手段】本発明中、第1の発明の 電子装置は、等長平行配線とされた第1、第2の信号配 線からなる 1 対以上の信号配線ペアを有する配線基板 に、前記1対以上の信号配線ペアの第1、第2の信号配 線に送信デジタル信号を相補信号化してなる相補送信デ ジタル信号を出力する1個以上の差動ドライバを有する 集積回路チップを搭載してなる電子装置において、前記 配線基板は、前記1個以上の差動ドライバに第1、第2 の電源電圧を供給する等長平行配線とされた第1、第2 の電源配線からなる電源配線ペアを有しているというも のである。

【0024】本発明中、第1の発明においては、送信デ

動レシーバの入力端のレベルを遷移させる相補信号エネルギーが差動ドライバから信号配線ペアに供給され、この場合、信号配線ペアに供給される相補信号エネルギーは、第1、第2の電源配線を介して差動ドライバに供給される。

【0025】ここに、本発明中、第1の発明によれば、 差動ドライバに第1、第2の電源電圧を供給する第1、 第2の電源配線は、等長平行配線とされているので、これら第1、第2の電源配線は、差動ドライバに供給すべ き相補信号エネルギーに対して、電磁界がほぼ閉じた伝 10 送線路として機能する。

【0026】したがって、差動ドライバに供給すべき相補信号エネルギーを、減衰させることなく、差動ドライバに高速に供給することができ、差動ドライバから出力される相補送信デジタル信号の伝送の高速化を図ることができる。

【0027】本発明中、第2の発明の電子装置は、第1の発明において、信号配線ペアの特性インピーダンスを20、信号配線ペアの数をn、電源配線ペアの特性インピーダンスを21とすると、21は、20/n又は20 20/nに可能な限り近い値とされているというものである。

【0028】本発明中、第2の発明によれば、電源配線ペアは、特性インピーダンス上、信号配線ペアと整合又は整合に近い状態とされるので、この点からも、第1、第2の電源配線を介して差動ドライバに供給すべき相補信号エネルギーを減衰させないで高速に供給することができ、相補送信デジタル信号の伝送の高速化を図ることができる。

【0029】本発明中、第3の発明の電子装置は、第1 又は第2の発明において、電源配線ペア及び1対以上の 信号配線ペア、又は、2対以上の信号配線ペアが配線基 板の同一面に平行に形成されている場合において、各配 線ペアを構成する第1、第2の配線との幅方向の中心間 距離をa、隣接する配線ペアとの間隔をbとすると、b >2aとされているというものである。

【0030】本発明中、第3の発明によれば、各配線ペアを構成する第1、第2の信号間のカップリング係数を1に近づけることができるので、各配線ペアは、各配線ペアに供給される相補信号エネルギーに対して良好な伝 40送線路として機能する。

【0031】本発明中、第4の発明の電子装置は、第1 又は第2の発明において、電源配線ペア及び1対以上の 信号配線ペア、又は、2対以上の信号配線ペアを構成す る第1、第2の配線が配線基板を挟んで形成されている 場合において、配線基板の厚みをt、第1、第2の配線 の幅をc、隣接する配線ペアとの間隔をsとすると、s /(t+c)>2とされているというものである。

【0032】本発明中、第4の発明によれば、各配線ペアを構成する第1、第2の信号間のカップリング係数を 50

1に近づけることができるので、各配線ペアは、各配線ペアに供給される相補信号エネルギーに対して良好な伝送線路として機能する。

【0033】本発明中、第5の発明の電子装置は、第1、第2、第3又は第4の発明において、前記差動ドライバは、オン抵抗を信号配線ペアの特性インピーダンスと同一とされているというものである。

【0034】本発明中、第5の発明によれば、信号配線ペアを伝送される相補信号エネルギーが信号配線ペアに接続されている差動レシーバで反射され、信号配線ペアを逆走してくる場合であっても、逆走相補信号エネルギーが再反射することを避けることができ、この点からしても、相補送信デジタル信号の伝送の高速化を図ることができる。

【0035】本発明中、第6の発明の電子装置は、第1、第2、第3、第4又は第5の発明において、信号配線ペアを構成する第1、第2の信号配線の終端間に終端抵抗が接続されているというものである。

【0036】本発明中、第6の発明によれば、信号配線ペアの終端での反射を避けることができるので、信号配線ペアの途中に、高入力インピーダンスの差動レシーバを有する集積回路チップを接続することができ、信号配線ペアを使用して1方向の高速信号伝送を行うことができる。

【0037】本発明中、第7の発明の電子装置は、第6の発明において、前記差動ドライバはスリーステート差動ドライバであり、前記集積回路チップは、第1、第2の信号入力端子を信号配線ペアを構成する第1、第2の信号配線に接続された高入力インピーダンスの差動レシーバを有しているというものである。

【0038】本発明中、第7の発明によれば、信号配線ペアの途中に、高入力インピーダンスの差動レシーバ及びスリーステート差動ドライバを有する集積回路チップを接続することができ、信号配線ペアを使用して双方向の高速信号伝送を行うことができる。

【0039】本発明中、第8の発明の電子装置は、第1、第2、第3、第4、第5、第6又は第7の発明において、前記集積回路チップは、1個以上の差動ドライバに第1、第2の電源電圧を供給するチップ内の第1、第2の電源配線間に第1のコンデンサを接続しているというものである。

【0040】本発明中、第8の発明によれば、第1、第2の電源配線を介して差動ドライバに相補信号エネルギーが供給される前に、第1のコンデンサから差動ドライバに対して相補信号エネルギーを供給することができるので、この点からしても、相補送信デジタル信号の伝送の高速化を図ることができる。

【0041】本発明中、第9の発明の電子装置は、第8の発明において、第1のコンデンサは、電源用パッドの下層に形成されているというものである。

R

【0042】本発明中、第9の発明によれば、第8の発 明と同様の作用を得ることができると共に、集積回路チ ップのチップ面を有効に使用することができる。

【0043】本発明中、第10の発明の電子装置は、第 8又は第9の発明において、前記集積回路チップの近傍 の電源配線ペアを構成する第1、第2の電源配線間に第 2のコンデンサを接続しているというものである。

【0044】本発明中、第10の発明によれば、第2の コンデンサから第1のコンデンサに相補信号エネルギー を供給することができるので、第8又は第9の発明と同 10 様の作用を得ることができると共に、第1のコンデンサ の小容量化を図ることができる。

【0045】本発明中、第11の発明の電子装置は、第 10の発明において、第2のコンデンサは、第1のコン デンサから信号配線ペアの長さの10分の1以下の距離 にある第1、第2の電源配線に接続され、容量を第1の コンデンサの5倍以上とされているというものである。 【0046】本発明中、第11の発明によれば、第2の

コンデンサを設けず、第1のコンデンサのみを設ける場 度にすることができる。

【0047】本発明中、第12の発明の電子装置は、第 1、第2、第3、第4、第5、第6、第7、第8、第 9、第10又は第11の発明において、前記集積回路チ ップは、1個以上の差動ドライバに第1、第2の電源電 圧を供給するチップ内の第1、第2の電源配線を等長平 行配線とされているというものである。

【0048】本発明中、第12の発明によれば、集積回 路チップ内の第1、第2の電源配線を電磁界がほぼ閉じ た伝送線路として機能させることができるので、相補信 30 号エネルギーの差動ドライバに対する供給を高速化する ことができ、この点からも、相補送信デジタル信号の伝 送の高速化を図ることができる。

【0049】本発明中、第13の発明の電子装置は、1 本以上の信号配線を有する配線基板に、前記1本以上の 信号配線に非差動送信デジタル信号を出力する1個以上 のドライバを有する集積回路チップを搭載してなる電子 装置において、前記集積回路チップは、前記1個以上の ドライバに第1、第2の電源電圧を供給するチップ内の 第1、第2の電源配線間に第1のコンデンサを接続して 40 いるというものである。

【0050】本発明中、第13の発明によれば、第1、 第2の電源配線を介して差動ドライバに相補信号エネル ギーが供給される前に、第1のコンデンサから差動ドラ イバに対して相補信号エネルギーを供給することができ るので、送信デジタル信号の伝送の高速化を図ることが できる。

【0051】本発明中、第14の発明の電子装置は、第 13の発明において、第1のコンデンサは、電源用パッ ドの下層に形成されているというものである。

【0052】本発明中、第14の発明によれば、第13. の発明と同様の作用を得ることができると共に、集積回 路チップのチップ面を有効に使用することができる。

【0053】本発明中、第15の発明の電子装置は、第 13又は第14の発明において、前記集積回路チップの 近傍の第1、第2の電源配線間に第2のコンデンサを接 続しているというものである。

【0054】本発明中、第15の発明によれば、第2の コンデンサから第1のコンデンサに相補信号エネルギー を供給することができるので、第13又は第14の発明 と同様の作用を得ることができると共に、第1のコンデ ンサの小容量化を図ることができる。

【0055】本発明中、第16の発明の電子装置は、第 15の発明において、第2のコンデンサは、第1のコン デンサから信号配線の長さの10分の1以下の距離にあ る第1、第2の電源配線に接続され、容量を第1のコン デンサの5倍以上とされているというものである。

【0056】本発明中、第16の発明によれば、第2の コンデンサを設けず、第1のコンデンサのみを設ける場 合に比較して、第1のコンデンサの容量を10分の1程 20 合に比較して、第1のコンデンサの容量を10分の1程 度にすることができる。

> 【0057】本発明中、第17の発明の電子装置は、第 1、第2、第3、第4、第5、第6、第7、第8、第 9、第10、第11、第12、第13、第14、第15 又は第16の発明において、差動ドライバ又はドライバ の出力側に送信デジタル信号の第3高調波以上をカット するローパスフィルタが挿入されているというものであ

【0058】本発明中、第17の発明によれば、第1、 第2、第3、第4、第5、第6、第7、第8、第9、第 10、第11、第12、第13、第14、第15又は第 16の発明と同様の作用を得ることができると共に、送 信デジタル信号として波形の良好な信号を伝送すること ができる。

【0059】本発明中、第18の発明の電子装置は、第 17の発明において、電源配線に前記ローパスフィルタ の特性と同一特性のローパスフィルタを挿入させている というものである。

【0060】本発明中、第18の発明によれば、第17 の発明と同様の作用を得ることができると共に、送信デ ジタル信号として第17の発明以上に波形の良好な信号 を伝送することができる。

【0061】本発明中、第19の発明の電子装置は、第 1、第2、第3、第4、第5、第6、第7、第8、第 9、第10、第11、第12、第13、第14、第1 5、第16、第17又は第18の発明において、前記信 号配線に平行して結合器からなる受信部を備えていると いうものである。

【0062】本発明中、第19の発明によれば、第1、 50 第2、第3、第4、第5、第6、第7、第8、第9、第

10、第11、第12、第13、第14、第15、第1 6、第17又は第18の発明と同様の作用を得ることが できると共に、信号配線を伝送されてくる高速送信デジ タル信号の受信を容易に行うことができる。

【0063】本発明中、第20の発明の電子装置は、第 1面の中央部に設定された СР U 搭載領域の各辺から四 方に延び、所定部分で第1面と対向する第2面に折り返 して第2面を中央部に向けて延びる等長平行配線とされ た同数の信号配線からなる第1、第2、第3及び第4の 信号配線群を有する配線基板に、СРUがその信号端子 10 る。 を第1、第2、第3及び第4の信号配線群の信号配線に 接続してCPU搭載領域に搭載されていると共に、第 1、第2、第3及び第4の信号配線群のCPUの信号端 子接続箇所から同一距離部分に同一品種のメモリがそれ ぞれその信号端子を第1、第2、第3又は第4の信号配 線群の信号配線に接続して搭載されているというもので

【0064】本発明中、第20の発明によれば、CPU と、СРUによりアクセスされる多数のメモリとを等長 平行配線とされた信号配線で接続する必要がある電子装 20 置を! 枚の配線基板を使用して構成する場合に、信号配 線を最も短く形成することができ、CPUとメモリとの 間の信号伝送の髙速化を図ることができる。

【0065】本発明中、第21の発明の電子装置は、対 向する第1、第2の配線基板を有し、第1の配線基板の 第2の配線基板との対向面の中央部に設定されたCPU 搭載領域の各辺から四方に延び、所定の部分で第2の配 線基板の第1の配線基板との対向面に折り返して第2の 配線基板の第1の配線基板との対向面を中央部に向けて 延びる等長平行配線とされた同数の信号配線からなる第 1、第2、第3及び第4の信号配線群からなる1対の配 線基板を有し、CPUがその信号端子を第1、第2、第 3及び第4の信号配線群の信号端子に接続してCPU搭 載領域に搭載されていると共に、第1、第2、第3及び 第4の信号配線群のCPUの信号端子接続箇所から同一 距離部分に同一品種のメモリがそれぞれその信号端子を 第1、第2、第3又は第4の信号配線群の信号配線に接 続して搭載されているというものである。

【0066】本発明中、第21の発明によれば、CPU と、CPUによりアクセスされる多数のメモリとを等長 平行配線とされた信号配線で接続する必要がある電子装 置を1対の配線基板を使用して構成する場合に、信号配 線を最も短く形成することができ、CPUとメモリとの 間の信号伝送の高速化を図ることができる。

【0067】本発明中、第22の発明の電子装置は、対 向する第1、第2の半導体基板を有し、第1の半導体基 板の第2の半導体基板との対向面の中央部に設定された CPU搭載領域の各辺から四方に延び、所定の部分で第 2の半導体基板の第1の半導体基板との対向面に折り返

中央部に向けて延びる等長平行配線とされた同数の信号 配線からなる第1、第2、第3及び第4の信号配線群を 有する1対の半導体基板を有し、CPUがその信号端子 を第1、第2、第3及び第4の信号配線群の信号端子に 接続させてCPU形成領域に形成されると共に、第1、 第2、第3及び第4の信号配線群のCPUの信号端子接 続箇所から同一距離部分に同一品種のメモリがそれぞれ

その信号端子を第1、第2、第3又は第4の信号配線群 の信号配線に接続させて形成されているというものであ

【0068】本発明中、第22の発明によれば、CPU と、СРUによりアクセスされる多数のメモリとを等長 平行配線とされた信号配線で接続する必要がある電子装 置を1対の半導体基板を使用して構成する場合に、信号 配線を最も短く形成することができ、CPUとメモリと の間の信号伝送の高速化を図ることができる。

【0069】本発明中、第23の発明の電子装置は、第 20、第21又は第22の発明において、第1、第2、 第3及び第4の信号配線群の信号配線は、相補送信デジ タル信号を伝送する信号配線ペアを構成しているという ものである。

【0070】本発明中、第23の発明によれば、信号配 線ペアを電磁界がほぼ閉じた伝送線路として機能させる ことができ、この点からも、CPUとメモリとの間の信 号伝送の高速化を図ることができる。

【0071】本発明中、第24の発明の電子装置は、第 23の発明において、СР U及びメモリに第1、第2の 電源電圧を供給する等長平行配線とされた第1、第2の 電源配線からなる電源配線ペアを有しているというもの である。

【0072】本発明中、第24の発明によれば、CPU 及びメモリに第1、第2の電源電圧を供給する第1、第 2の電源配線は等長平行配線とされているので、これら 第1、第2の電源配線は、CPU及びメモリに供給すべ き相補信号エネルギーに対して電磁界がほぼ閉じた伝送 線路として機能する。

【0073】したがって、第1、第2の電源配線を介し てCPU及びメモリに供給すべき相補信号エネルギー を、減衰させることなく、CPU及びメモリに高速に供 給することができ、CPU及びメモリとの間での相補送 信デジタル信号の伝送の高速化を図ることができる。

[0074]

【発明の実施の形態】以下、図1~図47を参照して、 本発明の第1実施形態~第27実施形態について説明す る。

【0075】第1実施形態・・図1~図3 図1は本発明の第1実施形態の概念図であり、本発明の 第1実施形態は、1対の信号配線ペアを有し、この1対 の信号配線ペアに分岐が存在せず、かつ、1方向の信号 して第2の半導体基板の第1の半導体基板との対向面を 50 伝送を行う伝送回路が構成されている場合を例にするも

のである。

【0076】図1中、20は配線基板、21は配線基板 20に形成されたカップリング係数を大とする等長平行 配線とされた信号配線22、23からなる信号配線ペア である。

【0077】また、24は配線基板20に形成された正 の電源電圧VDDを入力するための電源電圧入力端子、 25は配線基板20に形成された接地電圧VSSを入力 するための接地電圧入力端子である。

【0078】また、26は配線基板20に形成されたカ ップリング係数を大とする等長平行配線からなる電源配 線27及び接地配線28からなる電源・接地配線ペアで あり、この電源・接地配線ペア26は、その特性インピ ーダンスを信号配線ペア21の特性インピーダンスと同 一とされている。

【0079】また、29は配線基板20に搭載された集 積回路チップ(以下、ICチップという)であり、この ICチップ29は、その電源電圧入力端子29Aを電源 配線27に接続され、その接地電圧入力端子29Bを接 地配線28に接続され、その信号出力端子29C、29 Dをそれぞれ信号配線22、23の一端に接続されてい

【0080】また、1Cチップ29において、30は内 部回路(図示せず)から与えられる送信デジタル信号 T Sを相補送信デジタル信号CS、/CSに相補信号化 し、これら相補送信デジタル信号CS、/СSを信号出 力端子290、290を介して信号配線22、23に出 力するCMOS差動ドライバである。

【0081】また、СМОS差動ドライバ30におい て、31は図48に示すCMOSドライバ5と同一構成 30 のCMOSドライバ、32は図48に示すCMOSイン バータ8と同一構成のСМОSインバータである。

【0082】また、33は配線基板20に搭載された1 Cチップであり、ICチップ33は、その信号入力端子 33A、33Bをそれぞれ信号配線22、23の他端に 接続されている。

【0083】また、「Cチップ33において、34は信 号配線22、23を伝送されてくる相補送信デジタル信 号CS、/CSを受信して送信デジタル信号TSに対応 する受信デジタル信号 R S を内部回路 (図示せず) に対 40 して出力するСМОS差動レシーバであり、このСМО S 差動ドライバ34は、図48に示すCMOS 差動レシ ーバ4と同一構成とされている。

【0084】なお、信号配線ペア21の特性インピーダ ンスは、20~100 [Ω] の間で自由に設定すること ができるが、CMOS差動レシーバ34のゲートがCM OSゲート(CMOSドライバ及びCMOSインバー タ)であるため、信号配線ペア21を伝送されてきた相 補送信デジタル信号CS、/CSが反射し、反射された 相補送信デジタル信号CS、/CSは、信号配線ペア2 50 な方向に形成することができる。

1を逆走し、СМОS差動ドライバ30に達してしま う。

【0085】そこで、СМОS差動ドライバ30のオン 抵抗を信号配線ペア21の特性インピーダンスに整合さ せ、信号配線ペア21を逆走してくる反射相補送信デジ タル信号CS、/CSを吸収するように構成することが 好適であり、このように構成する場合には、信号配線ペ ア21を逆走してくる反射相補送信デジタル信号 CS、 /CSがCMOS差動ドライバ30側で再度反射するこ 10 となく、順走相補送信デジタル信号CS、/СSをいか なるタイミングでも乱すことはなくなる。

【0086】図2は信号配線ペア21及び電源・接地配

線ペア26の第1構成例を示す概略的断面図であり、こ の第1構成例では、これら信号配線ペア21及び電源・ 接地配線ペア26がコプレーナ配線構造となるように、 配線基板20を構成する絶縁基板35の間一面に、信号 配線22、23と、電源配線27と、接地配線28とが 平行に形成されており、信号配線ペア21及び電源・接 地配線ペア26の周辺には、ペア配線構造ではない、い 20 わゆるベタの電源配線や接地配線は形成されていない。 【0087】ここに、信号配線22と信号配線23の幅 方向の中心間距離、及び、電源配線27と接地配線28 の幅方向の中心間距離を共に a とし、信号配線ペア 2 1 と電源・接地配線ペア26との間隔をbとすると、b> 2aとする場合には、信号配線22と信号配線23との 間のカップリング係数、及び、電源配線27と接地配線 28との間のカップリング係数を共に1に近くすること ができ、信号配線ペア21及び電源・接地配線ペア26 を電磁界がほぼ閉じた伝送線路とすることができる。

【0088】図3は信号配線ペア21及び電源・接地配 線ペア26の第2構成例を示す概略的断面図であり、こ の第2構成例では、これら信号配線ペア21及び電源・ 接地配線ペア26がスタック配線構造となるように、絶 縁基板35を挟んで、信号配線22と信号配線23とが 対向し、電源配線27と接地配線28とが対向するよう に形成されており、信号配線ペア21及び電源・接地配 線ペア26の周辺には、ペア配線構造ではない、いわゆ るベタの電源配線、接地配線は形成されていない。

【0089】ここに、絶縁基板35の厚みをt、信号配 線22、23、電源配線27及び接地配線28の配線幅 を共にc、隣接する配線ペアとの間隔をsとすると、s /(t+c)>2とする場合には、信号配線22と信号 配線23との間のカップリング係数、及び、電源配線2 7と接地配線28との間のカップリング係数を共に1に 近くすることができ、信号配線ペア21及び電源・接地 配線ペア26を電磁界がほぼ閉じた伝送線路とすること ができる。

【0090】なお、電源・接地配線ペア26は、信号配 線ペア21と等長、かつ、平行である必要はなく、自由

【0091】このように構成された本発明の第1実施形 態においては、送信デジタル信号TSがLレベルからH レベルに遷移すると、СМОS差動レシーパ34の正相 入力端子をLレベルからHレベルに遷移させるための正 の信号エネルギーがСMOSドライバ31から信号配線 22に供給され、信号配線22上をCMOS差動レシー バ34の正相入力端子に向かって伝送されると共に、C MOS差動レシーバ34の逆相入力端子をHレベルから Lレベルに遷移させるための負の信号エネルギーがCM OSインバータ32から信号配線23に供給され、信号 10 配線23上をCMOS差動レシーバ34の逆相入力端子 に向かって伝送される。

15

【0092】これに対して、送信デジタル信号TSがH レベルからLレベルに遷移すると、СМОS差動レシー バ34の正相入力端子をHレベルからLレベルに遷移さ せるための負の信号エネルギーがCMOSドライバ31 から信号配線22に供給され、信号配線22上をCMO S差動ドライバ34の正相入力端子に向かって伝送され ると共に、CMOS差動レシーバ34の逆相入力端子を LレベルからHレベルに遷移させるための正の信号エネ 20 ルギーがCMOSインバータ32から信号配線23に供 給され、信号配線23上をCMOS差動レシーバ34の 逆相入力端子に向かって伝送される。

【0093】このように、本発明の第1実施形態におい ては、送信デジタル信号TSが遷移すると、相補信号エ ネルギーが信号配線22、23上をCMOS差動ドライ バ30からСМОS差動レシーバ34に向かって伝送さ れるが、信号配線22、23は、カップリング係数を大 とする等長平行配線からなるペア配線構造とされている ので、信号配線22、23を電磁界がほぼ閉じた伝送線 30 路とし、信号配線22、23上を伝送される相補信号エ ネルギーの損失を小さくしてTEM伝送に近いモードで 伝送することができる。

【0094】また、電源配線27及び接地配線28も、 カップリング係数を大とする等長平行配線からなるペア 配線構造とされているので、電源・接地配線ペア26を 電磁界がほぼ閉じた伝送線路とし、たとえ、電源・接地 配線ペア26が長い場合であっても、相補送信デジタル 信号CS、/CSをCMOS差動ドライバ30からCM OS差動レシーパ34に伝送するに必要な電源電圧入力 端子24及び接地電圧入力端子25からCMOS差動ド ライバ30への相補信号エネルギーの伝送を相補信号エ ネルギーの損失を小さくしてTEM伝送に近いモードで 行うことができる。

【0095】しかも、電源・接地配線ペア26の特性イ ンピーダンスは、信号配線ペア21の特性インピーダン スと同一とされ、電源・接地配線ペア26は、特性イン ピーダンス上、信号配線ペア21と整合するように構成 されているので、信号配線ペア21で消費される相補信 号エネルギーと、電源電圧入力端子24及び接地電圧入 50

力端子25からCMOS差動ドライバ30に供給される 相補信号エネルギーが整合し、その損失を小さくするこ とができる。

【0096】したがって、本発明の第1実施形態によれ ば、相補送信デジタル信号CS、/CSの波形の変形が 実質的になくなり、СМОS差動ドライバ30からСМ OS差動レシーバ34への信号配線ペア21を介しての 相補送信デジタル信号CS、/СSの光の速度に近い速 度での伝送を行うことができる。

【0097】なお、ICチップ29内のCMOS差動ド ライバ30に電源電圧及び接地電圧を供給する電源配線 及び接地配線も等長平行配線からなるペア配線構造とす ることが好適であり、このようにする場合には、CMO S差動ドライバ30からСМОS差動レシーバ34への 信号配線ペア21を介しての相補送信デジタル信号C S、/CSの伝送の更なる高速化を図ることができる。 【0098】また、本発明の第1実施形態によれば、I Cチップ33は、レシーバとして差動レシーバ34を設 けているが、差動レシーバ34は、同相ノイズ及び信号 配線22、23のどちらか一方に乗ったノイズに対して は動作せず、相補送信デジタル信号CS、/СSのみに 感知するので、伝送系をノイズマージンが大きい伝送系 とすることができる。したがって、信号電圧を低く下げ ることができる。例えば、現行の回路で最も低い振幅 は、0.8 V~1.5 Vあたりであるが、0.1 V程度ま で下げることが可能である。これにより、立ち上がり及 び立ち下がり勾配を低くでき、高周波信号の伝送を図る ことができると共に、省電力を達成することができる。 【0099】第2実施形態・・図4~図6

図4は本発明の第2実施形態の概念図であり、本発明の 第2実施形態は、2対の信号配線ペアを有し、これら2 対の信号配線ペアに分岐が存在せず、かつ、1方向の信 号伝送を行う伝送回路が構成されている場合を例にする ものである。

【0100】図4中、36は配線基板、37は配線基板 36に形成されたカップリング係数を大とする等長平行 配線とされた信号配線38、39からなる信号配線ペ ア、40は配線基板36に形成されたカップリング係数 を大とする等長平行配線とされた信号配線41、42か らなる信号配線ペアである。なお、信号配線ペア37、 40は、カップリング係数及び特性インピーダンスをそ れぞれ同一とされ、等長、かつ、平行とされている。 【0101】また、43は配線基板36に形成された正 の電源電圧VDDを入力するための電源電圧入力端子、 4.4 は配線基板3.6 に形成された接地電圧VS.Sを入力 するための接地電圧入力端子、45は配線基板36に形 成されたカップリング係数を大とする等長平行配線とさ れた電源配線46及び接地配線47からなる電源・接地 配線ペアである。

【0102】また、信号配線ペア37、40の特性イン

ピーダンスを20、電源・接地配線ペア45の特性インピーダンスを21とすると、21=20/2(但し、2は信号配線ペアの数)とされている。なお、21=20/2とできない場合には、可能な限りこれに近い値とすることが好適である。

【0103】また、48は配線基板36に搭載されたICチップであり、ICチップ48は、その電源電圧入力端子48Aを電源配線46に接続され、その接地電圧入力端子48Bを接地配線47に接続され、その信号出力端子48C、48D、48E、48Fをそれぞれ信号配 10線38、39、41、42の一端に接続されている。

【0104】また、ICチップ48において、49は内部回路(図示せず)から与えられる送信デジタル信号TS1を相補送信デジタル信号CS1、/CS1に相補信号化し、これら相補送信デジタル信号CS1、/CS1を信号出力端子48C、48Dを介して信号配線38、39に出力するCMOS差動ドライバであり、このCMOS差動ドライバ3と同一構成とされている。

【0105】また、50は内部回路から与えられる送信 20 デジタル信号TS2を相補送信デジタル信号CS2、/ CS2に相補信号化し、これら相補送信デジタル信号CS2、/ CS2を信号出力端子48E、48Fを介して信号配線41、42に出力するCMOS差動ドライバであり、このCMOS差動ドライバ50は、図48に示す CMOS差動ドライバ3と同一構成とされている。

【0106】また、51は配線基板36に搭載されたICチップであり、ICチップ51は、その信号入力端子51A、51B、51C、51Dをそれぞれ信号配線38、39、41、42の他端に接続されている。

【0107】また、ICチップ51において、52は信号配線38、39を伝送されてくる相補送信デジタル信号CS1、/CS1を受信して送信デジタル信号TS1に対応する受信デジタル信号RS1を内部回路(図示せず)に対して出力するCMOS差動レシーバであり、このCMOS差動レシーバ52は、図48に示すCMOS差動レシーバ4と同一構成とされている。

【0108】また、53は信号配線41、42を伝送されてくる相補送信デジタル信号CS2、/CS2を受信して送信デジタル信号TS2に対応する受信デジタル信号TS2に対応する受信デジタル信40号RS2を内部回路に対して出力するCMOS差動レシーバであり、このCMOS差動レシーバ53は、図48に示すCMOS差動レシーバ4と同一構成とされている。

【0109】なお、信号配線ペア37、40の特性インピーダンスは、 $20\sim100[\Omega]$ の間で自由に設定することができるが、CMOS差動レシーバ52、53のゲートがCMOSゲート(CMOSドライバ及びCMOSインパータ)であるため、信号配線ペア37、40をそれぞれ伝送されてきた相補送信デジタル信号CS1、

/CS1及び相補送信デジタル信号CS2、/CS2が反射し、反射された相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2は、それぞれ、信号配線ペア37、40を逆走し、CMOS差動ドライバ49、50に達してしまう。

【0110】そこで、CMOS差動ドライバ49、50のオン抵抗をそれぞれ信号配線ペア37、40の特性インピーダンスに整合させ、信号配線ペア37、40をそれぞれ逆走してくる反射相補送信デジタル信号CS2、/CS2を吸収するように構成することが好適であり、このように構成する場合には、信号配線ペア37、40をそれぞれ逆走してくる反射相補送信デジタル信号CS1、/CS1及び反射相補デジタル信号CS2、/CS2がCMOS差動ドライバ49、50側で再度反射することなく、順走相補送信デジタル信号CS1、/CS1及び順走相補送信デジタル信号CS2、/CS2をいかなるタイミングでも乱すことはなくなる。

【0111】図5は信号配線ペア37、40及び電源・接地配線ペア45の第1構成例を示す概略的断面図であり、この第1構成例では、これら信号配線ペア37、40及び電源・接地配線ペア45がコプレーナ配線構造となるように、配線基板36を構成する絶縁基板54の同一面に、信号配線38、39、41、42と、電源配線46と、接地配線47とが平行に形成されており、信号配線ペア37、40及び電源・接地配線ペア45の周辺には、ペア配線構造ではない、いわゆるベタの電源配線や接地配線は形成されていない。

【0112】ここに、信号配線38と信号配線39の幅方向の中心間距離及び信号配線41と信号配線42の幅方向の中心間距離をa、電源配線46と接地配線47の幅方向の中心間距離をa、信号配線ペア37と信号配線ペア40との間隔をb、信号配線ペア37と電源・接地配線ペア45との間隔をb'とすると、b>2a、b'>2a'とする場合には、信号配線38と信号配線39との間のカップリング係数、及び、電源配線46と接地配線47との間のカップリング係数、及び、電源配線46と接地配線47との間のカップリング係数を共に1に近くすることができ、信号配線ペア37、40及び電源・接地配線ペア45を電磁界がほぼ閉じた伝送線路とすることができる。

【0113】図6は信号配線ペア37、40及び電源・接地配線ペア45の第2構成例を示す概略的断面図であり、この第2構成例では、これら信号配線ペア37、40及び電源・接地配線ペア45がスタック配線構造となるように、絶縁基板54を挟んで、信号配線38と信号配線39とが対向し、信号配線41と信号配線42とが対向し、電源配線46と接地配線47とが対向するように形成されており、信号配線ペア37、40及び電源・50接地配線ペア45の周辺には、ペア配線構造ではない、

いわゆるベタの電源配線、接地配線は形成されていない。

【0114】 ここに、絶縁基板54の厚みをt、信号配線38、39、41、42の配線幅をc、電源配線46及び接地配線47の配線幅をc、信号配線ペア37と信号配線ペア38との間隔をs、信号配線ペア37と電源・接地配線ペア45との間隔をc'とすると、s/(t+c)>2、s'/(t+c')>2とする場合には、信号配線38と信号配線39との間のカップリング係数、信号配線41と信号配線42との間のカップリング係数、及び、電源配線46と接地配線47との間のカップリング係数をそれぞれ1に近くすることができ、信号配線ペア37、40及び電源・接地配線ペア45を電磁界がほぼ閉じた伝送線路とすることができる。

【0115】なお、電源・接地配線ペア45は、信号配線ペア37、40と等長、かつ、平行である必要はなく、自由な方向に形成することができる。

【0116】このように構成された本発明の第2実施形態においては、送信デジタル信号TS1がLレベルからHレベルに遷移すると、CMOS差動レシーバ52の正 20相入力端子をLレベルからHレベルに遷移させるための正の信号エネルギーがCMOS差動ドライバ49の正相出力端子から信号配線38に供給され、信号配線38上をCMOS差動レシーバ52の正相入力端子に向かって伝送されると共に、CMOS差動レシーバ52の逆相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがCMOS差動ドライバ49の逆相出力端子から信号配線39に供給され、信号配線39上をCMOS差動レシーバ53の逆相入力端子に向かって伝送される。 30

【0117】また、送信デジタル信号TS2がLレベルからHレベルに遷移すると、CMOS差動レシーバ53の正相入力端子をLレベルからHレベルに遷移させるための正の信号エネルギーがCMOS差動ドライバ50の正相出力端子から信号配線41に供給され、信号配線41上をCMOS差動レシーバ53の正相入力端子に向かって伝送されると共に、CMOS差動レシーバ53の逆相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがCMOS差動ドライバ50の逆相出力端子から信号配線42に供給され、信号配線42上40をCMOS差動レシーバ53の逆相入力端子に向かって伝送される。

【0118】これに対して、送信デジタル信号TS1が HレベルからLレベルに遷移すると、CMOS差動レシ ーバ52の正相入力端子をHレベルからLレベルに遷移 させるための負の信号エネルギーがCMOS差動ドライ バ49の正相出力端子から信号配線38に供給され、信 号配線38上をCMOS差動レシーバ52の正相入力端 子に向かって伝送されると共に、CMOS差動レシーバ 52の逆相入力端子をLレベルからHレベルに遷移させ 50

るための正の信号エネルギーが CMO S 差動ドライバ4 9の逆相出力端子から信号配線39に供給され、信号配線39上をCMO S 差動レシーバ53の逆相入力端子に

向かって伝送される。

【0119】また、送信デジタル信号TS2がHレベルからLレベルに遷移すると、CMOS差動レシーバ53の正相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがCMOS差動ドライバ50の正相出力端子から信号配線41に供給され、信号配線41上をCMOS差動レシーバ53の正相入力端子に向かって伝送されると共に、CMOS差動レシーバ53の逆相入力端子をLレベルからHレベルに遷移させるための正の信号エネルギーがCMOS差動ドライバ50の逆相出力端子から信号配線42に供給され、信号配線42上をCMOS差動レシーバ53の逆相入力端子に向かって伝送される。

【0120】このように、本発明の第2実施形態においては、送信デジタル信号TS1、TS2が遷移すると、相補信号エネルギーが信号配線38、39及び信号配線41、42上をCMOS差動レシーバ52及びCMOS差動レシーバ53に向かって伝送されるが、信号配線38、39及び信号配線41、42はカップリング係数を大とする等長平行配線からなるペア配線構造とされているので、信号配線38、39及び信号配線41、42を電磁界がほぼ閉じた伝送線路とし、信号配線38、39及び信号配線41、42上を伝送される相補信号エネルギーの損失を小さくしてTEM伝送に近いモードで伝送することができる。

【0121】また、電源配線46及び接地配線47も、カップリング係数を大とする等長平行配線からなるペア配線構造とされているので、電源・接地配線ペア45を電磁界がほぼ閉じた伝送線路とし、たとえ、電源・接地配線ペア45が長い場合であっても、相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2をCMOS差動レシーバ52及びCMOS差動レシーバ53に伝送するに必要な電源電圧入力端子43及び接地電圧入力端子44からCMOS差動ドライバ49及びCMOS差動ドライバ50への相補信号エネルギーの伝送をTEM伝送に近いモードで行うことがで40きる。

【0122】しかも、本発明の第2実施形態においては、信号配線ペア37、40の特性インピーダンスを20、電源・接地配線ペア45の特性インピーダンスを21とすると、21=20/2とされ、電源・接地配線ペア45は、特性インピーダンス上、信号配線ペア37、40と整合するように構成されているので、信号配線ペア37、40で消費される相補信号エネルギーと、電源電圧入力端子43及び接地電圧入力端子44から電源・接地配線ペア45を介してCMOS差動ドライバ49、50に供給される相補信号エネルギーが整合し、その損

失を小さくすることができる。

【0123】したがって、本発明の第2実施形態によれ ば、相補送信デジタル信号CS1、/CS1及び相補送 信デジタル信号CS2、/CS2の波形変形が実質的に なくなり、СМОS差動ドライバ49及びСМОS差動 ドライバ50からそれぞれСMOS差動レシーバ52及 びCMOS差動レシーバ53への信号配線ペア37及び 信号配線ペア40を介しての相補送信デジタル信号CS 1、/СS1及び相補送信デジタル信号СS2、/СS 2の光の速度に近い速度での伝送を行うことができる。 【0124】なお、ICチップ48内のСМОS差動ド ライバ49、50に電源電圧及び接地電圧を供給する電 源配線及び接地配線も等長平行配線からなるペア配線構 造とすることが好適であり、このように構成する場合に は、CMOS差動ドライバ49、50からCMOS差動 レシーバ52、53への信号配線ペア37、40を介し ての相補送信デジタル信号 С S 1、/ С S 1 及び相補送 信デジタル信号CS2、/CS2の伝送の更なる高速化 を図ることができる。

【0125】また、本発明の第2実施形態によれば、1 Cチップ51は、レシーバとして差動レシーバ52、5 3を設けているが、差動レシーバ52は、同相ノイズ及 び信号配線38、39のどちらか一方に乗ったノイズに 対しては動作せず、相補送信デジタル信号CS1、/C S1のみに感知し、差動レシーバ53は、同相ノイズ及 び信号配線41、42のどちらか一方に乗ったノイズに 対しては動作せず、相補送信デジタル信号CS2、/C S2のみに感知するので、伝送系をノイズマージンが大 きい伝送系とすることができる。したがって、信号電圧 を低く下げることができる。例えば、現行の回路で最も 30 低い振幅は、0.8 V~1.5 Vあたりであるが、0.1 V程度まで下げることが可能である。これにより、立ち 上がり及び立ち下がり勾配を低くでき、高周波信号の伝 送を図ることができると共に、省電力を達成することが できる。

【0126】第3実施形態・・図7

図7は本発明の第3実施形態の概念図であり、本発明の 第3実施形態は、1対の信号配線ペアを有し、この1対 の信号配線ペアに分岐が存在し、かつ、1方向の信号伝 送を行う伝送回路が構成されている場合を例にするもの 40 である。

【0127】図7中、55は配線基板、56は配線基板 55に形成されたカップリング係数を大とする等長平行 配線とされた信号配線57、58からなる信号配線ペ ア、59は信号配線57、58を終端する終端抵抗である。

【0128】また、60は配線基板55に形成された正の電源電圧VDDを入力するための電源電圧入力端子、61は配線基板55に形成された接地電圧VSSを入力するための接地電圧入力端子である。

【0129】また、62は配線基板55に形成されたカップリング係数を大とする等長平行配線とされた電源配線63及び接地配線64からなる電源・接地配線ペアであり、電源・接地配線ペア62の特性インピーダンスは、信号配線ペア56の特性インピーダンスと同一とされている。

【0130】なお、信号配線ペア56及び電源・接地配線ペア62は、図2に示す場合と同様にコプレーナ配線構造としても良いし、図3に示す場合と同様にスタック配線構造としても良い。

【0131】また、65は配線基板55に搭載されたICチップであり、ICチップ65は、その電源電圧入力端子65Aを電源配線63に接続され、その接地電圧入力端子65Bを接地配線64に接続され、その信号出力端子65C、65Dをそれぞれ信号配線57、58の一端に接続されている。

【0132】また、ICチップ65において、66は内部回路(図示せず)から与えられる送信デジタル信号TSを相補送信デジタル信号CS、/CSに相補信号化し、これら相補送信デジタル信号CS、/CSを信号出力端子65C、65Dを介して信号配線57、58に出力するCMOS差動ドライバであり、このCMOS差動ドライバ66は、図48に示すCMOS差動ドライバ3と同一構成とされている。

【0133】また、67-1、67-mは配線基板 55 に搭載された同種又は異種の ICFップであり、これら ICFップ 6.7-1、67-mは、その信号入力端子 6.7-m A を信号配線 5.7 に接続され、その信号入力端子 6.7-m B を信号配線 5.8 に接続されている。

【0134】また、ICチップ67-1、67-mにおいて、68-1、68-mは信号配線57、58を伝送されてくる相補信号CS、/CSを受信する差動レシーバをなすオペアンプである。

【0135】なお、オペアンプ68-1は、その正相入力端子を信号入力端子67-1Aに接続され、その逆相入力端子を信号入力端子67-1Bに接続され、オペアンプ68-mは、その正相入力端子を信号入力端子67-mBに接続され、その逆相入力端子を信号入力端子67-mBに接続されている。

【0136】このように構成された本発明の第3実施形態においては、送信デジタル信号TSがLレベルからHレベルに遷移すると、オペアンプ68-1、68-mの正相入力端子をLレベルからHレベルに遷移させるための正の信号エネルギーがCMOS差動ドライバ66の正相出力端子から信号配線57に供給され、信号配線57上をオペアンプ68-1、68-mに向かって伝送されると共に、オペアンプ68-1、68-mの逆相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがCMOS差動ドライバ66の逆相出力端子

から信号配線 5 8 に供給され、信号配線 5 8 上をオペアンプ68-1、68-mの逆相入力端子に向かって伝送される。

【0137】これに対して、送信デジタル信号TSがHレベルからLレベルに遷移すると、オペアンプ68-1、68-mの正相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがCMOS差動ドライバ66の正相出力端子から信号配線57に供給され、信号配線57上をオペアンプ68-1、68-mの正相入力端子に向かって伝送されると共に、オペアンプ1068-1、68-mの逆相入力端子をLレベルからHレベルに遷移させるための負の信号エネルギーがCMOS差動ドライバ66の逆相出力端子から信号配線58に供給され、信号配線58上をオペアンプ68-1、68-mの逆相入力端子に向かって伝送される。

【0138】なお、オペアンプ68-1、68-mの入力インピーダンスは、通常、信号配線ペア56の特性インピーダンス(20~1000)の1000倍以上のハイインピーダンスとなっているので、信号配線ペア56を伝送されてくる相補信号エネルギーはオペアンプ68-1、68-mでは殆ど吸収されず、そのままのエネルギー状態で終端抵抗59に到達し、ここで全エネルギーが熱となって消費される。したがって、相補信号エネルギーの反射は起こらないため、常に正しい相補送信デジタル信号CS、/CSがオペアンプ68-1、68-mを通過することになる。

【0139】このように、本発明の第3実施形態におい ては、送信デジタル信号TSが遷移すると、相補信号エ ネルギーが信号配線57、58上をオペアンプ68-1、68-mに向かって伝送されるが、信号配線57、 58は、カップリング係数を大とする等長平行配線から なるペア配線構造とされているので、信号配線57、5 8を電磁界がほぼ閉じた伝送線路とし、信号配線57、 58上を伝送される相補信号エネルギーの損失を小さく してTEM伝送に近いモードで伝送することができる。 【0140】また、電源配線63及び接地配線64も、 カップリング係数を大とする等長平行配線からなるペア 配線構造とされているので、電源・接地配線ペア62を 電磁界がほぼ閉じた伝送線路とし、たとえ、電源・接地 配線ペア62が長い場合であっても、相補送信デジタル 信号CS、/CSをオペアンプ68-1、68-mに伝 送するに必要な電源電圧入力端子60及び接地電圧入力 端子61からСMOS差動ドライバ66への相補信号エ ネルギーの伝送をTEM伝送に近いモードで行うことが できる。

【0141】しかも、電源・接地配線ペア62の特性インピーダンスは、信号配線ペア56の特性インピーダンスは、信号配線ペア56の特性インピーダンスと同一とされ、電源・接地配線ペア62は、特性イン するための接地電圧入力端子、81は配線基板70に形成された接地電圧VSSを入力 するための接地電圧入力端子、81は配線基板70に形 成されたカップリング係数を大とする等長平行配線とさされているので、この点からも、電源電圧入力端子60 50 れた電源配線82及び接地配線83からなる電源・接地

及び接地電圧入力端子61から電源・接地配線ペア62 を介してCMOS差動ドライバ66に供給される相補信 号エネルギーの損失を小さくすることができる。

【0142】したがって、本発明の第3実施形態によれば、相補送信デジタル信号CS、/CSの波形の変形が実質的になくなり、CMOS 差動ドライバ66からオペアンプ68-1、68-mへの信号配線ペア56を介しての相補送信デジタル信号CS、/CSの光の速度に近い速度での伝送を行うことができる。

【0143】なお、ICチップ65内のCMOS差動ドライバ66に電源電圧及び接地電圧を供給する電源配線及び接地配線も平行配線からなるペア配線構造とすることが好適であり、このように構成する場合には、CMOS差動ドライバ66からオペアンプ68-1、68-mへの信号配線ペア56を介しての相補送信デジタル信号CS、/CSの伝送の更なる高速化を図ることができる。

【0144】また、本発明の第3実施形態によれば、1 Cチップ67-1、67-mは、差動レシーバとしてオペアンプ68-1、68-mを設けているが、オペアンプ68-1、68-mは、同相ノイズ及び信号配線57、58のどちらか一方に乗ったノイズに対しては動作せず、相補送信デジタル信号CS、/CSのみに感知するので、伝送系をノイズマージンが大きい伝送系とすることができる。したがって、信号電圧を低く下げることができる。例えば、現行の回路で最も低い振幅は、0.8V~1.5Vあたりであるが、0.1 V程度まで下げることが可能である。これにより、立ち上がり及び立ち下がり勾配を低くでき、高周波信号の伝送を図ることができると共に、省電力を達成することができる。

【0145】第4実施形態・・図8~図10 図8は本発明の第4実施形態の概念図であり、本発明の 第4実施形態は、2対の信号配線ペアを有し、これら2 対の信号配線ペアに分岐が存在し、かつ、1方向の信号 伝送を行う伝送回路が構成されている場合を例にするも のである。

【0146】図8中、70は配線基板、71は配線基板70に形成されたカップリング係数を大とする等長平行配線とされた信号配線72、73からなる信号配線ペア、75は配線基板70に形成されたカップリング係数を大とする等長平行配線とされた信号配線76、77からなる信号配線ペアである。なお、信号配線ペア71、75は、カップリング係数及び特性インピーダンスをれぞれ同一とされ、等長、かつ、平行とされている。【0147】また、79は配線基板70に形成された近されたの電源電圧VDDを入力するための電源電圧入力端子、80は配線基板70に形成された接地電圧VSSを入力するための接地電圧入力端子、81は配線基板70に形成されたカップリング係数を大とする等長平行配線となれた電源配線82及び接地配線83からなる電源・接地

配線ペアである。

【0148】また、信号配線ペア71、75の特性イン ピーダンスを20、電源・接地配線ペア81の特性イン ピーダンスを21とすると、21=20/2(但し、2 は信号配線ペアの数)とされている。なお、21=20 /2とできない場合には、可能な限りこれに近い値とす ることが好適である。

【0149】また、信号配線ペア71、75及び雷源・ 接地配線ペア81は、図5に示す場合と同様にコプレー タック配線構造としても良い。

【0150】また、84は配線基板70に搭載された1 Cチップであり、I Cチップ84は、その電源電圧入力 端子84Aを電源配線82に接続され、その接地電圧入 力端子84Bを接地配線83に接続され、その信号出力 端子84C、84D、84E、84Fをそれぞれ信号配 線72、73、76、77に接続されている。

【0151】また、ICチップ84において、85は内 部回路(図示せず)から与えられる送信デジタル信号T S1を相補送信デジタル信号CS1、/CS1に相補信 号化し、これら相補送信デジタル信号 С S 1、/ C S 1 を信号出力端子84C、84Dを介して信号配線72、 73に出力するCMOS差動ドライバであり、このCM OS差動ドライバ85は、図48に示すCMOS差動ド ライバ3と同一構成とされている。

【0152】また、86は内部回路から与えられる送信 デジタル信号TS2を相補送信デジタル信号CS2、/ CS2に相補信号化し、これら相補送信デジタル信号C S2、/CS2を信号出力端子84E、84Fを介して 信号配線76、77に出力するСМОS差動ドライバで 30 あり、このCMOS差動ドライバ86は、図48に示す CMOS 差動ドライバ3と同一構成とされている。

【0153】また、87-1、87-mは配線基板70 に搭載された同種又は異種のICチップであり、これら ICチップ87-1、87-mは、その信号入力端子8 7-1A、87-mAを信号配線72に接続され、その 信号入力端子87-1B、87-mBを信号配線73に 接続され、その信号出力端子87-1C、87-mCを 信号配線76に接続され、その信号出力端子87-1 D、87-mDを信号配線77に接続されている。

【0154】また、ICチップ87-1、87-mにお いて、88-1、88-mは信号配線72、73を伝送 されてくる相補送信デジタル信号CS1、/CS1を受 信する差動レシーバをなすオペアンプ、89-1、89 -mは信号配線76、77を伝送されてくる相補送信デ ジタル信号CS2、/CS2を受信する差動レシーパを なすオペアンプである。

【0155】なお、オペアンプ88-1は、その正相入 力端子を信号入力端子87-1Aに接続され、その逆相 入力端子を信号入力端子87-1Bに接続されており、

オペアンプ88-mは、その正相入力端子を信号入力端 子87-mAに接続され、その逆相入力端子を信号入力 端子87-mBに接続されている。

【0156】図9は信号配線ペア71、75を図5に示 すと同様にコプレーナ配線構造とした場合のICチップ。 搭載領域の構成例を示す概略的平面図であり、図9中、 91-1A、91-1B、91-1C、91-1Dはそ れぞれ I C チップ 8 7 - 1 の信号入力端子 8 7 - 1 A、 87-1B、87-1C、87-1Dを接続すべきパッ ナ配線構造としても良いし、図6に示す場合と同様にス 10 ド、91-mA、91-mB、91-mC、91-mD はそれぞれ I Cチップ87-mの信号入力端子87-m A、87-mB、87-mC、87-mDを接続すべき パッドである。

> 【0157】図10は信号配線ペア71、75を図6に 示すと同様にスタック配線構造とした場合のICチップ 搭載領域の一部分の構成例を示す概略的斜視図であり、 配線基板70を構成する絶縁基板は、図示を省略してい る。

【0158】図10中、93は信号配線73から導出さ れている導電層、94は配線基板70(図示せず)の導 電層93の形成領域に設けられたコンタクトホールに形 成された導電層、95は絶縁基板の表面に形成され、導 電層94に接続された導電層であり、この例では、導電 曆95がICチップ87−1の信号入力端子87−1A を接続すべきパッド、信号配線72の導電層95に隣接 する部分96がICチップ87-1の信号入力端子87 -1Bを接続すべきパッドとされる。

【0159】このように構成された本発明の第4実施形 態においては、送信デジタル信号TS1がLレベルから Hレベルに遷移すると、オペアンプ88-1、88-m の正相入力端子をLレベルからHレベルに遷移させるた めの正の信号エネルギーがСМОS差動ドライバ85の 正相出力端子から信号配線72に供給され、信号配線7 2上をオペアンプ88-1、88-mに向かって伝送さ れると共に、オペアンプ88-1、88-mの逆相入力 端子をHレベルからLレベルに遷移させるための負の信 号エネルギーがСMOS差動ドライバ85の逆相出力端 子から信号配線73に供給され、信号配線73上をオペ アンプ88-1、88-mの逆相入力端子に向かって伝 40 送される。

【0160】また、送信デジタル信号TS2がLレベル からHレベルに遷移すると、オペアンプ89-1、89 -mの正相入力端子をLレベルからHレベルに遷移させ るための正の信号エネルギーがCMOS差動ドライバ8 6の正相出力端子から信号配線76に供給され、信号配 線76上をオペアンプ89-1、89-mに向かって伝 送されると共に、オペアンプ89-1、89-mの逆相 入力端子をHレベルからLレベルに遷移させるための負 の信号エネルギーがСMOS差動ドライバ86の逆相出 50 力端子から信号配線 7.7 に供給され、信号配線 7.7 上を

オペアンプ89-1、89-mの逆相入力端子に向かっ て伝送される。

【0161】これに対して、送信デジタル信号TS1が HレベルからLレベルに遷移すると、オペアンプ88-1、88-mの正相入力端子をHレベルからLレベルに 遷移させるための負の信号エネルギーがCMOS差動ド ライバ85の正相出力端子から信号配線72に供給さ れ、信号配線72上をオペアンプ88-1、88-mに 向かって伝送されると共に、オペアンプ88-1、88 -mの逆相入力端子を L レベルから H レベルに遷移させ 10 るための正の信号エネルギーが СМО S 差動ドライバ8 5の逆相出力端子から信号配線73に供給され、信号配 線73上をオペアンプ88-1、88-mの逆相入力端 子に向かって伝送される。

【0162】また、送信デジタル信号TS2がHレベル からLレベルに遷移すると、オペアンプ89-1、89 -mの正相入力端子をHレベルからLレベルに遷移させ るための負の信号エネルギーが СМО S 差動ドライバ8 6の正相出力端子から信号配線76に供給され、信号配 線76上をオペアンプ89-1、89-mに向かって伝 20 送されると共に、オペアンプ89-1、89-mの逆相 入力端子をLレベルからHレベルに遷移させるための正 の信号エネルギーがCMOS差動ドライバ86の逆相出 力端子から信号配線77に供給され、信号配線77上を オペアンプ89-1、89-mの逆相入力端子に向かっ て伝送される。

【0163】なお、オペアンプ88-1、88-m、8 9-1、89-mの入力インピーダンスは、通常、信号 配線ペア71、75の特性インピーダンス(20~10 0Ω) の1000倍以上のハイインピーダンスとなって いるので、信号配線ペア71、75を伝送されてくる相 補信号エネルギーはオペアンプ88-1、88-m、8 9-1、89-mでは殆ど吸収されず、そのままのエネ ルギー状態で終端抵抗74、78に到達し、ここで全エ ネルギーが熱となって消費される。したがって、相補信 号エネルギーの反射は起こらないため、常に正しい相補 送信デジタル信号CS1、/CS1及び相補送信デジタ ル信号CS2、/CS2がそれぞれオペアンプ88-1、88-m及びオペアンプ89-1、89-mを通過 することになる。

【0164】このように、本発明の第4実施形態におい ては、送信デジタル信号TS1、TS2が遷移すると、 相補信号エネルギーが信号配線72、73及び信号配線 76、77上をオペアンプ88-1、88-m及びオペ アンプ89-1、89-mに向かって伝送されるが、信 号配線72、73及び信号配線76、77は、カップリ ング係数を大とする等長平行配線からなるペア配線構造 とされているので、信号配線72、73及び信号配線7 6、77を電磁界がほぼ閉じた伝送線路とし、信号配線 72、73及び信号配線76、77上を伝送される相補 50 イズに対しては動作せず、相補送信デジタル信号 CS

信号エネルギーの損失を小さくしてTEM伝送に近いモ ードで伝送することができる。

【0165】また、電源配線82及び接地配線83も、 カップリング係数を大とする等長平行配線からなるペア 配線構造とされているので、電源・接地配線ペア81を 電磁界がほぼ閉じた伝送線路とし、たとえ、電源・接地 配線ペア81が長い場合であっても、相補送信デジタル 信号CS1、/CS1及び相補送信デジタル信号CS 2、/CS2をオペアンプ88-1、88-m及びオペ アンプ89-1、89-1mに伝送するに必要な電源電 圧入力端子79及び接地電圧入力端子80からСМОS **芫動ドライバ85、86への電源・接地配線ペア81を** 介しての相補信号エネルギーの伝送をTEM伝送に近い モードで行うことができる。

【0166】しかも、本発明の第4実施形態において は、信号配線ペア71、75の特性インピーダンスを2 0、電源・接地配線ペア81の特性インピーダンスを2 1とすると、21=20/2とされ、電源・接地配線ペ ア81は、特性インピーダンス上、信号配線ペア71、 75と整合するように構成されているので、信号配線ペ ア71、75で消費される相補信号エネルギーと、電源 電圧入力端子79及び接地電圧入力端子80からСМО S 差動ドライバ85、86に供給される相補信号エネル ギーが整合し、その損失を小さくすることができる。 【0167】したがって、本発明の第4実施形態によれ ば、相補送信デジタル信号CS1、/CS1及び相補送 信デジタル信号CS2、/СS2の波形の変形が実質的 になくなり、СМОS差動ドライバ85及びСМОS差 動ドライバ86からそれぞれオペアンプ88-1、88 -m及びオペアンプ89-1、89-mへの信号配線ペ ア71及び信号配線ペア75を介しての相補送信デジタ ル信号CS1、/CS1及び相補送信デジタル信号CS 2、/СS2の光の速度に近い速度での伝送を行うこと ができる。

【0168】なお、ICチップ84内のCMOS差動ド ライバ85、86に電源電圧及び接地電圧を供給する電 源配線及び接地配線も等長平行配線からなるペア配線構 造とすることが好適であり、このように構成する場合に は、СМОS差動ドライバ85及びСМОS差動ドライ 40 バ86からオペアンプ88-1、88-m及びオペアン プ89-1、89-mへの信号配線ペア71及び信号配 線ペア75を介しての相補送信デジタル信号CS1、/ CS1及び相補送信デジタル信号CS2、/CS2の伝 送の更なる高速化を図ることができる。

【0169】また、本発明の第4実施形態によれば、1 Cチップ87-1、87-mは、差動レシーバとしてオ ペアンプ88-1、89-1、88-m、89-mを設 けているが、オペアンプ88-1、88-inは、同相ノ イズ及び信号配線72、73のどちらか一方に乗ったノ

1、/CS1のみに感知し、オペアンプ89-1、89 -mは、同相ノイズ及び信号配線76、77のどちらか 一方に乗ったノイズに対しては動作せず、相補送信デジ タル信号CS2、/CS2のみに感知するので、伝送系 をノイズマージンが大きい伝送系とすることができる。 したがって、信号電圧を低く下げることができる。例え ば、現行の回路で最も低い振幅は、0.8 V~1.5 Vあ たりであるが、0.1 V程度まで下げることが可能であ る。これにより、立ち上がり及び立ち下がり勾配を低く でき、髙周波信号の伝送を図ることができると共に、省 10 差動ドライバ109を非活性状態とする場合にはLレベ 電力を達成することができる。

【0170】第5実施形態・・図11~図13 図11は本発明の第5実施形態の概念図であり、本発明 の第5実施形態は、1対の信号配線ペアを有し、この1 対の信号配線ペアに分岐が存在し、かつ、双方向の信号 伝送を行う伝送回路が構成されている場合を例にするも のである。

【0171】図11中、98は配線基板、99は配線基 板98に形成されたカップリング係数を大とする等長平 行配線とされた信号配線100、101からなる信号配 20 線ペア、102は信号配線100、101を終端する終 端抵抗である。

【0172】また、103は配線基板98に形成された 正の電源電圧VDDを入力するための電源電圧入力端 子、104は配線基板98に形成された接地電圧VSS を入力するための接地電圧入力端子である。

【0173】また、105は配線基板98に形成された カップリング係数を大とする等長平行配線とされた電源 配線106及び接地配線107からなる電源・接地配線 ペアであり、電源・接地配線ペア105の特性インピー 30 ダンスは、信号配線ペア99の特性インピーダンスと同 一とされている。

【0174】なお、信号配線ペア99及び電源・接地配 線ペア105は、図2に示すと同様にコプレーナ配線構 造としても良いし、図3に示すと同様にスタック配線構 造としても良い。

【0175】また、108は配線基板98に搭載された ICチップであり、このICチップ108は、その電源 電圧入力端子108Aを電源配線106に接続され、そ の接地電圧入力端子108Bを接地配線107に接続さ れ、その信号出力端子108C、108Dをそれぞれ信 号配線100、101に接続されている。

【0176】また、ICチップ108において、109 は内部回路(図示せず)から与えられる送信デジタル信 号TSを相補送信デジタル信号CS、/CSに相補信号 化し、これら相補送信デジタル信号CS、/CSを信号 出力端子1080、1080を介して信号配線100、 101に出力するスリーステイトСМОS差動ドライバ

イバ109の構成を示す回路図である。図12中、11 1は図48に示すСМОSドライバ5と同一構成のСМ OSドライバ、112は図48に示すСМОSインバー タ8と同一構成のСМО S インバータである。

【0178】また、113、114はドライバ・イネー ブル信号DEによりON、OFFが制御されるnMOS トランジスタであり、ドライバ・イネーブル信号DE は、スリーステイトCMOS差動ドライバ109を活性 状態とする場合にはHレベル、スリーステイトCMOS ルとされる。

【0179】また、図11において、116は差動レシ ーバをなすオペアンプ、117は信号配線100、10 1に接続された I C チップ 1 0 8 内の信号配線を終端す る終端抵抗部であり、オペアンプ116の正相入力端子 及び終端抵抗部117の一端117Aは、信号入力端子 108 Cに接続され、オペアンプ116の逆相入力端子 及び終端抵抗部117の他端117Bは、信号入力端子 108Dに接続されている。

【0180】図13は終端抵抗部117の構成を示す回 路図である。図13中、119はドライバ・イネーブル 信号DEによりON、OFFが制御されるnMOSトラ ンジスタ、120は終端抵抗である。

【0181】また、図11において、122-1、12. 2-mは配線基板98に搭載された同種又は異種のIC チップであり、これらICチップ122-1、122mは、その信号入力端子122-1A、122-mAを 信号配線100に接続され、その信号入力端子122-1B、122-mBを信号配線101に接続されてい

【0182】また、ICチップ122-1において、1 23-1は差動レシーバをなすオペアンプであり、その 正相入力端子を信号入力端子122-1Aに接続され、 その逆相入力端子を信号入力端子122-1Bに接続さ れている。

【0183】また、124-1はスリーステイトCMO S差動ドライバ109と同様に構成されたスリーステイ トCMOS差動ドライバであり、その正相出力端子を信 号入力端子122-1Aに接続され、その逆相出力端子 40 を信号入力端子122-1Bに接続されている。

【0184】また、ICチップ122-mにおいて、1 23-mは差動レシーバをなすオペアンプであり、その 正相入力端子を信号入力端子122-mAに接続され、 その逆相入力端子を信号入力端子122-mBに接続さ れている。

【0185】また、124-mはスリーステイトCMO S 差動ドライバ109と同様に構成されたスリーステイ トСMOS差動ドライバであり、その正相出力端子を信 号入力端子 I 2 2 - m A に接続され、その逆相出力端子 【0177】図12はスリーステイトCMOS差動ドラ 50 を信号入力端子122-mBに接続されている。

るので、相補送信デジタル信号に反射が起こることはなく、オペアンプ116は、常に良好な波形の相補送信デジタル信号を受信することができる。

【0186】このように構成された本発明の第5実施形態においては、ICチップ108から発信されるライトイネーブル信号WEが活性状態の下で、送信デジタル信号TSがLレベルからHレベルに遷移すると、オペアンプ123-1、123-mの正相入力端子をLレベルからHレベルに遷移させるための正の信号エネルギーがスリーステイトCMOS差動ドライバ109の正相出力端子から信号配線100に供給され、信号配線100上をオペアンプ123-1、123-mの逆相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがスリーステイトCMOS差動ドライバ109の逆相出力端子から信号配線101に供給され、信号配線101上をオペアンプ123-1、123-mの逆相入力端子に向かって伝送される。

【0190】なお、スリーステイトCMOS差動ドライバ109、124-1、124-mのオン抵抗は、信号配線ペア99の特性インピーダンスの1/2以下の抵抗であることが好ましい。

【0187】これに対して、送信デジタル信号TSがHレベルからLレベルに遷移すると、オペアンプ123-1、123-mの正相入力端子をHレベルからLレベルに遷移させるための負の信号エネルギーがスリーステイトCMOS差動ドライバ109の正相出力端子から信号 20配線100に供給され、信号配線100上をオペアンプ123-1、123-mの逆相入力端子をLレベルからHレベルに遷移させるための正の信号エネルギーがスリーステイトCMOS差動ドライバ109の逆相出力端子から信号配線101に供給され、信号配線101上をオペアンプ123-1、123-mの逆相入力端子に向かって伝送される。

【0191】このように、本発明の第5実施形態においては、ICチップ108から発信されるライトイネーブル信号WEが活性状態の下で、送信デジタル信号TSが遷移すると、相補信号エネルギーが信号配線100、101上をオペアンプ123-1、123-mに向かって伝送されるが、信号配線100、101は、カップリング係数を大とする等長平行配線からなるペア配線構造とされているので、信号配線100、101を電磁界がほぼ閉じた伝送線路とし、信号配線100、101上を伝送される相補信号エネルギーの損失を小さくしてTEM伝送に近いモードで伝送することができる。

【0188】なお、オペアンプ123-1、123-m の入力インピーダンスは、通常、信号配線ペア99の特 30 性インピーダンス($20\sim100\Omega$)の1000倍以上のハイインピーダンスとなっているので、信号配線ペア99を伝送されてくる相補信号エネルギーはオペアンプ123-1、123-mでは殆ど吸収されず、そのままのエネルギー状態で終端抵抗102に到達し、ここで全エネルギーが熱となって消費される。したがって、相補信号エネルギーの反射は起こらないため、常に良好な波形の相補送信デジタル信号 CS、/CSがオペアンプ123-1、123-mを通過することになる。

【0192】また、電源配線106及び接地配線107も、カップリング係数を大とする等長平行配線からなるペア配線構造とされているので、電源・接地配線ペア105を電磁界がほぼ閉じた伝送線路とし、たとえ、電源・接地配線ペア105が長い場合であっても、相補送信デジタル信号CS、/CSをオペアンプ123-1、123-mに伝送するに必要な、電源電圧入力端子103及び接地電圧入力端子104から電源・接地配線ペア105を介してのスリーステイトCMOS差動ドライバ109への相補信号エネルギーの伝送をTEM伝送に近いモードで行うことができる。

【0189】また、ICチップ108から発信されるリードイネーブル信号REが活性状態で、ICチップ108のオペアンプ116が受信状態になると、ICチップ122-1のスリーステイトCMOS差動ドライバ124-mのスリーステイトCMOS差動ドライバ124-mから相補送信デジタル信号が信号配線ペア99に出力され、信号配線ペア99を左右に伝送されることになるが、右方向に伝送される相補送信デジタル信号は、終端抵抗102で吸収され、左方向に伝送される相補送信デジタル信号は、ICチップ108内の終端抵抗部117の終端抵抗120で吸収され

1 【0193】しかも、電源・接地配線ペア105の特性インピーダンスは、信号配線ペア99の特性インピーダンスと同一とされ、電源・接地配線ペア105は、特性インピーダンス上、信号配線ペア99と整合するように構成されているので、信号配線ペア99で消費される相補信号エネルギーと、電源電圧入力端子103及び接地電圧入力端子104からスリーステイトCMOS差動ドライバ109に供給される相補信号エネルギーが整合し、その損失を小さくすることができる。

【0194】したがって、本発明の第5実施形態によれば、相補送信デジタル信号CS、/CSの波形の変形が実質的になくなり、スリーステイトCMOS差動ドライバ109からオペアンプ123-1、123-mへの信号配線ペア99を介しての相補送信デジタル信号CS、/CSの光の速度に近い速度での伝送を行うことができる。

109からオペアンプ123-1、123-mへの信号 配線ペア99を介しての相補送信デジタル信号CS、/ CSの伝送の更なる高速化を図ることができる。

【0196】また、本発明の第5実施形態によれば、I Cチップ122-1、122-mは、差動レシーバとし てオペアンプ123-1、123-mを設けているが、 オペアンプ123-1、123-mは、同相ノイズ及び 信号配線100、101のどちらか一方に乗ったノイズ に対しては動作せず、相補送信デジタル信号CS、/C Sのみに感知するので、伝送系をノイズマージンが大き 10 い伝送系とすることができる。したがって、信号電圧を 低く下げることができる。例えば、現行の回路で最も低 い振幅は、0.8V~1.5Vあたりであるが、0.1V 程度まで下げることが可能である。これにより、立ち上 がり及び立ち下がり勾配を低くでき、髙周波信号の伝送 を図ることができると共に、省電力を達成することがで

【0197】第6実施形態・・図14

図14は本発明の第6実施形態の概念図であり、本発明 の第6実施形態は、2組の信号配線ペアを有し、これら 20 2組の信号配線ペアに分岐が存在し、かつ、双方向の信 号伝送を行う伝送回路が構成されている場合を例にして いる。

【0198】図14中、126は配線基板、127は配 線基板126に形成されたカップリング係数を大とする 等長平行配線とされた信号配線128、129からなる 信号配線ペア、131は配線基板126に形成されたカ ップリング係数を大とする等長平行配線とされた信号配 線132、133からなる信号配線ペアである。なお、 信号配線ペア127、131は、カップリング係数及び 30 特性インピーダンスをそれぞれ同一とされ、等長、か つ、平行とされている。

【0199】また、135は配線基板126に形成され た正の電源電圧VDDを入力するための電源電圧入力端 子、136は配線基板126に形成された接地電圧VS Sを入力するための接地電圧入力端子、137は配線基 板126に形成されたカップリング係数を大とする等長 平行配線とされた電源配線138及び接地配線139か らなる電源・接地配線ペアである。

【0200】また、信号配線ペア127、131の特性 40 インピーダンスを20、電源・接地配線ペア137の特 性インピーダンスを21とすると、21=20/2(但 し、2は信号配線ペアの数)とされている。なお、21 =20/2とできない場合には、可能な限りこれに近い 値とすることが好適である。

【0201】また、信号配線ペア127、131及び電 源・接地配線ペア137は、図2に示すと同様にコプレ ーナ配線構造としても良いし、図3に示すと同様にスタ ック配線構造としても良い。

たICチップであり、このICチップ140は、その電 源電圧入力端子140Aを電源配線138に接続され、 その接地電圧入力端子140Bを接地配線139に接続 され、その信号出力端子140C、140D、140 E、140Fをそれぞれ信号配線128、129、13 2、133に接続されている。

【0203】また、ICチップ140において、141 は内部回路 (図示せず) から与えられる送信デジタル信 号TS1を相補送信デジタル信号CS1、/CS1に相 補信号化し、これら相補送信デジタル信号CS1、/C S1を信号出力端子140C、140Dを介して信号配 線128、129に出力する、図11に示すスリーステ イトCMOS差動ドライバ109と同様に構成されたス リーステイトСMOS差動ドライバである。

【0204】また、142は内部回路から与えられる送 信デジタル信号TS2を相補送信デジタル信号CS2、 /CS2に相補信号化し、これら相補送信デジタル信号 CS2、/CS2を信号出力端子140E、140Fを 介して信号配線132、133に出力する、図11に示 すスリーステイトCMOS差動ドライバ109と同様に 構成されたスリーステイトСМОS差動ドライバであ

【0205】また、143は差動レシーバをなすオペア ンプ、144は図11に示す終端抵抗部117と同様に 構成された信号配線128、129に接続されたICチ ップ140内の信号配線を終端する終端抵抗部であり、 オペアンプ143の正相入力端子及び終端抵抗部144 の一端144Aは、信号入力端子140Cに接続され、 オペアンプ143の逆相入力端子及び終端抵抗部144 の他端144Bは、信号入力端子140Dに接続されて いる。

【0206】また、145は差動レシーバをなすオペア ンプ、146は図11に示す終端抵抗部117と同様に 構成された信号配線132、133に接続されたICチ ップ140内の信号配線を終端する終端抵抗部であり、 オペアンプ145の正相入力端子及び終端抵抗部146 の一端146Aは、信号入力端子140Eに接続され、 オペアンプ145の逆相入力端子及び終端抵抗部146 の他端146Bは、信号入力端子140Fに接続されて いる。

【0207】また、147-1、147-mは配線基板 126に搭載された同種又は異種の I C チップであり、 これらICチップ147-1、147-mは、その信号 入力端子147-1A、147-mAを信号配線128 に接続され、その信号入力端子147-1B、147mBを信号配線129に接続されている。

【0208】また、ICチップ147-1において、1 48-1は差動レシーバをなすオペアンプであり、その 正相入力端子を信号入力端子147-1Aに接続され、 【0202】また、140は配線基板126に搭載され 50 その逆相入力端子を信号入力端子147-1Bに接続さ

れている。

【0209】また、149-1は差動レシーバをなすオ ペアンプであり、その正相入力端子を信号入力端子14 7-1 Cに接続され、その逆相入力端子を信号入力端子 147-1Dに接続されている。

【0210】また、150-1はスリーステイトCMO S 差動ドライバ141と同様に構成されたスリーステイ トCMOS差動ドライバであり、その正相出力端子を信 号入力端子147-1Aに接続され、その逆相出力端子 を信号入力端子147-1Bに接続されている。

【0211】また、151-1はスリーステイトCMO S差動ドライバ141と同様に構成されたスリーステイ トCMOS差動ドライバであり、その正相出力端子を信 号入力端子147-1Cに接続され、その逆相出力端子 を信号入力端子147-1Dに接続されている。

【0212】また、ICチップ147-mにおいて、1 48-mは差動レシーバをなすオペアンプであり、その 正相入力端子を信号入力端子147-mAに接続され、 その逆相入力端子を信号入力端子147-mBに接続さ れている。

【0213】また、149-mは差動レシーバをなすオ ペアンプであり、その正相入力端子を信号入力端子14 7-mCに接続され、その逆相入力端子を信号入力端子 147-mDに接続されている。

【0214】また、150-mはスリーステイトCMO S 差動ドライバ141と同様に構成されたスリーステイ トСМОS差動ドライバであり、その正相出力端子を信 号入力端子147-mAに接続され、その逆相出力端子 を信号入力端子 147-mBに接続されている。

【0215】また、151-mはスリーステイトCMO S 差動ドライバ141と同様に構成されたスリーステイ トCMOS差動ドライバであり、その正相出力端子を信 号入力端子147-mCに接続され、その逆相出力端子 を信号入力端子147-mDに接続されている。

【0216】このように構成された本発明の第6実施形 態においては、ICチップ140から発信されるライト イネーブル信号WEが活性状態の下で、送信デジタル信 号TS1がLレベルからHレベルに遷移すると、オペア ンプ148-1、148-mの正相入力端子をLレベル からHレベルに遷移させるための正の信号エネルギーが 40 スリーステイトCMOS差動ドライバ141の正相出力 端子から信号配線128に供給され、信号配線128上 をオペアンプ148-1、148-mに向かって伝送さ れると共に、オペアンプ148-1、148-mの逆相 入力端子をHレベルからLレベルに遷移させるための負 の信号エネルギーがスリーステイトCMOS差動ドライ バ141の逆相出力端子から信号配線129に供給さ れ、信号配線129上をオペアンプ148-1、148 -mの逆相入力端子に向かって伝送される。

からHレベルに遷移すると、オペアンプ149-1、1 49-mの正相入力端子をLレベルからHレベルに遷移 させるための正の信号エネルギーがスリーステイトCM OS差動ドライバ142の正相出力端子から信号配線1 32に供給され、信号配線132上をオペアンプ149 -1、149-mに向かって伝送されると共に、オペア ンプ149-1、149-mの逆相入力端子をHレベル からLレベルに遷移させるための負の信号エネルギーが スリーステイト СМО S 差動ドライバ 1 4 2 の逆相出力 10 端子から信号配線133に供給され、信号配線133上 をオペアンプ149-1、149-mの逆相入力端子に 向かって伝送される。

【0218】これに対して、送信デジタル信号TS1が HレベルからLレベルに遷移すると、オペアンプ148 - 1、148-mの正相入力端子をHレベルからLレベ ルに遷移させるための負の信号エネルギーがスリーステ イトCMOS差動ドライバ141の正相出力端子から信 号配線128に供給され、信号配線128上をオペアン プ148-1、148-mに向かって伝送されると共 20 に、オペアンプ 1 4 8 - 1、1 4 8 - mの逆相入力端子 をLレベルからHレベルに遷移させるための正の信号エ ネルギーがスリーステイトCMOS差動ドライバ141 の逆相出力端子から信号配線129に供給され、信号配 線129上をオペアンプ148-1、148-mの逆相 入力端子に向かって伝送される。

【0219】また、送信デジタル信号TS2がHレベル からしレベルに遷移すると、オペアンプ149-1、1 49-mの正相入力端子をHレベルからLレベルに遷移 させるための負の信号エネルギーがスリーステイトCM OS差動ドライバ142の正相出力端子から信号配線1 3 2 に供給され、信号配線 1 3 2 上をオペアンプ 1 4 9 ー1、149-mに向かって伝送されると共に、オペア ンプ149-1、149-mの逆相入力端子をLレベル からHレベルに遷移させるための正の信号エネルギーが スリーステイトCMOS差動ドライバ142の逆相出力 端子から信号配線133に供給され、信号配線133上 をオペアンプ149-1、149-mの逆相入力端子に 向かって伝送される。

【0220】なお、オペアンプ148-1、148m、149-1、149-mの入力インピーダンスは、 通常、信号配線ペア127、131の特性インピーダン ス(20~100 Ω)の1000倍以上のハイインピー ダンスとなっているので、信号配線ペア127、131 を伝送されてくる相補信号エネルギーはオペアンプ14 8-1、148-m、149-1、149-mでは殆ど 吸収されず、そのままのエネルギー状態で終端抵抗13 0、134に到達し、ここで全エネルギーが熱となって 消費される。したがって、相補信号エネルギーの反射は 起こらないため、常に良好な波形の相補送信デジタル信 【0217】また、送信デジタル信号TS2がLレベル 50 号CS1、/CS1及び相補送信デジタル信号CS2、

/CS2がそれぞれオペアンプ148-1、148-m 及びオペアンプ149-1、149-mを通過することになる。

【0221】また、ICチップ140から発信されるリ ードイネーブル信号REが活性状態で、ICチップ14 0のオペアンプ143、145が受信状態になると、1 Cチップ147-1のスリーステイトCMOS差動ドラ イバ150-1、151-1又はICチップ147-m のスリーステイトCMOS差動ドライバ150-m、1 51-mから相補送信デジタル信号が信号配線ペア12 7、131に出力され、信号配線ペア127、131を 左右に伝送されることになるが、右方向に伝送される相 補送信デジタル信号は、終端抵抗130、134で吸収 され、左方向に伝送される相補送信デジタル信号は、Ⅰ Cチップ140内の終端抵抗部144、146の抵抗で 吸収されるので、相補送信デジタル信号に反射が起こる ことはなく、オペアンプ143、145は、常に良好な 波形の相補送信デジタル信号を受信することができる。 【0222】なお、スリーステイトСМОS差動ドライ バ141、142、150-1、151-1、150m、151-mのオン抵抗は、信号配線ペア127、1 31の特性インピーダンスの1/2以下の抵抗であるこ とが好ましい。

【0223】このように、本発明の第6実施形態においては、ICチップ140から発信されるライトイネーブル信号WEが活性状態の下で、送信デジタル信号TS1、TS2が遷移すると、相補信号エネルギーが信号配線128、129及び信号配線132、133上をオペアンプ148-1、149-mに向かって伝送されるが、信号配線128、129及び信号配線132、133は、カップリング係数を大とする等長平行配線からなるペア配線構造とされているので、信号配線128、129及び信号配線132、133を電磁界がほぼ閉じた伝送線路とし、信号配線128、129及び信号配線132、133を電磁界がほぼ閉じた伝送線路とし、信号配線128、129及び信号配線132、133を電磁界がほぼ閉じた伝送線路とし、信号配線128、129及び信号配線132、133上を伝送される相補信号エネルギーの損失を小さくしてTEM伝送に近いモードで伝送することができる。

【0224】また、電源配線138及び接地配線139も、カップリング係数を大とする等長平行配線からなるペア配線構造とされているので、電源・接地配線ペア137を電磁界がほぼ閉じた伝送線路とし、たとえ、電源・接地配線ペア137が長い場合であっても、相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2をオペアンプ148-1、148-m及びオペアンプ149-1、149-mに伝送するに必要な、電源電圧入力端子135及び接地電圧入力端子136から電源・接地配線ペア137を介してのスリーステイトCMOS差動ドライバ141、142への相補信号エネルギーの伝送をTEM伝送に近いモードで行うことができる。

38 38

【0225】しかも、本発明の第6実施形態においては、信号配線ペア127、131の特性インピーダンスを20、電源・接地配線ペア137の特性インピーダンスを21とすると、21=20/2とされ、電源・接地配線ペア137は、特性インピーダンス上、信号配線ペア127、131に整合するように構成されているので、信号配線ペア127、131で消費される相補信号エネルギーと、電源電圧入力端子135及び接地電圧入力端子136からスリーステイトCMOS差動ドライバ141、142に供給される相補信号エネルギーが整合し、その損失を小さくすることができる。

【0226】したがって、本発明の第6実施形態によれば、相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2の波形の変形を実質的になくなり、スリーステイトCMOS差動ドライバ141及びスリーステイトCMOS差動ドライバ142からオペアンプ148-1、148-m及びオペアンプ148-1、148-m及びオペアンプ149-1、149-mへの信号配線ペア127及び信号配線ペア131を介しての相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2の光の速度に近い速度での伝送を行うことができる。

【0227】なお、ICチップ140内のスリーステイトCMOS差動ドライバ141、142に電源電圧VDD及び接地電圧VSSを供給する電源配線及び接地配線も等長平行配線からなるペア配線構造とすることが好適であり、このように構成する場合には、スリーステイトCMOS差動ドライバ141及びスリーステイトCMOS差動ドライバ142からオペアンプ148-1、148-m及びオペアンプ149-1、149-mへの信号配線ペア127及び信号配線ペア131を介しての相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2の伝送の更なる高速化を図ることができる。

【0228】また、本発明の第6実施形態によれば、1 Cチップ147-1、147-mは、差動レシーバとし てオペアンプ148-1、149-1、148-m、1 49-mを設けているが、オペアンプ148-1、14 8-mは、同相ノイズ及び信号配線128、129のど ちらか一方に乗ったノイズに対しては動作せず、相補送 信デジタル信号CS1、/CS1のみに感知し、オペア ンプ149-1、149-mは、同相ノイズ及び信号配 線132、133のどちらか一方に乗ったノイズに対し ては動作せず、相補送信デジタル信号CS2、/CS2 のみに感知するので、伝送系をノイズマージンが大きい 伝送系とすることができる。したがって、信号電圧を低 く下げることができる。例えば、現行の回路で最も低い 振幅は、0.8 V~1.5 Vあたりであるが、0.1 V程 度まで下げることが可能である。これにより、立ち上が り及び立ち下がり勾配を低くでき、髙周波信号の伝送を 50 図ることができると共に、省電力を達成することができ る。

【0229】第7実施形態・・図15、図16 図15は本発明の第7実施形態の概念図であり、本発明の第7実施形態は、ICチップ29内に設けられているCMOS差動ドライバ30用の電源配線と接地配線との間にコンデンサ153を接続し、その他については、図1に示す本発明の第1実施形態と同様に構成したものである。

【0230】ここに、例えば、CMOS差動ドライバ30の正相出力端子に出力される正相送信デジタル信号C10Sの立ち上がり時間が信号配線22の全体をHレベルにするための信号エネルギーを供給する時間(信号配線22の伝送遅延時間)よりも遅い場合には、信号配線22に対する正の信号エネルギーの供給と、CMOS差動レシーバ34に対する信号エネルギーの供給は平行して行われ、CMOS差動レシーバ34に信号配線22の存在を意識させることは、ほぼ無い。

【0231】これに対して、CMOS差動ドライバ30の正相出力端子に出力される正相送信デジタル信号CSの立ち上がり時間が信号配線22の全体をHレベルにす 20るための信号エネルギーを供給する時間よりも早い場合には、正相送信デジタル信号CSがCMOS差動レシーバ34に伝送される前に、CMOS差動ドライバ30から出力される正相送信デジタル信号CSをHレベルにしなければ、正相送信デジタル信号CSの伝送の高速化を図ることができない。

【0232】当然、反対に、正相送信デジタル信号CSをLレベルに遷移させる場合には、高エネルギー状態の信号配線22のエネルギーを高速に逃がす操作が正相送。信デジタル信号CSの伝送の高速化を図るために必要と 30なる。

【0233】ここに、良いレシーバとは、微弱な信号エネルギーでも、それを充分関知して、自身の状態を遷移させるものであり、信号立ち上がり時間が信号配線の遅延よりも遅いときは、小さな信号エネルギーの供給で足り、ドライバビリティの小さなドライバ(消費電力の小さなドライバ)が使用できた。

【0234】ところが、信号配線の遅延時間よりに信号の立ち上がり時間が短い高速の信号が出力されることが通常となった現在、レシーバの特性よりも、まず、信号配線への信号エネルギーの供給をどのようにするのかがドライバの設計において重要となってきた。

【0235】良いレシーバの特性を見ると、信号の電気エネルギーを消費しない、即ち、入力抵抗の高いものであり、これを、例えば、 $1 K\Omega$ であるとすると、これに対して、信号配線の特性インピーダンスは $25\sim200$ Ω である。したがって、信号配線は、レシーバより1 桁から2 桁ものエネルギーを消費するものとなる。

【0236】 ここに、例えば、信号配線の長さを30cm、信号の伝播速度を 2×10^{8} m/s とすると、信号

配線の伝搬に要する時間は、1.5 n s となり、レシーバがこの信号配線の中間に存在したとしても、この1.5 n s の間は、信号配線に信号エネルギーを供給する時間となり、ドライバは、この間、信号エネルギーを供給し続けなければならない。即ち、ドライバのドライバビリティとして、信号配線の特性インピーダンスを負荷と見なした能力がなければならない。

【0237】ここに、図16はIC チップ内の電源配線 の電源電圧と、CMOS 差動ドライバ30 から出力される正相送信デジタル信号CS との関係を示すタイムチャートであり、図16(A) はコンデンサ153 が存在しない場合、図16(B) はコンデンサ153 が存在する場合を示しており、実線P1 は電源電圧、実線P2 は正相送信デジタル信号CS を示している。

【0238】即ち、差動ドライバ30は、基本的にはスイッチ回路であり、そのドライバビリティの源泉は電源・接地配線ペア26となるが、電源・接地配線ペア26の特性インピーダンス21が信号配線ペア21の特性インピーダンス20よりも大きく、かつ、コンデンサ153が存在していないと、図16(A)に示すように、電源電圧の降下が起き、正相送信デジタル信号CSの立ち上がりは、なだらかになる。

【0239】これに対して、本発明の第7実施形態においては、ICチップ29内に設けられているCMOS整動ドライバ30用の電源配線と接地配線との間にはコンデンサ153が接続されているので、電源・接地配線ペア26の特性インピーダンス21が信号配線ペア21の特性インピーダンス20よりも大きい場合であっても、コンデンサ153の電荷が信号配線22に供給され、図16(B)に示すように、差動ドライバ30から出力される正相送信デジタル信号CSは、立ち上がり波形の急峻なものとなる。

【0240】ここに、CMOS差動ドライバ30から信号配線22に信号エネルギーが供給される時間、即ち、信号配線22の遅延時間を t_{μ} [s]とし、その間に信号配線22に流れる電流をI [A]とすると、その間に信号配線22に供給される電荷量Q[C]は、Q=I t[C]となる。そこで、送信デジタル信号CSの振幅(電圧)をV [V]とすると、この電荷量を蓄えるに必要なコンデンサの容量C[F]は、C=Q/Vとなる。【0241】たとえば、CMOS竞動ドライバ30のオン抵抗を 50Ω 、信号配線ペア21の特性インピーダンスを 50Ω 、信号の振幅を0.1V、信号配線22の遅延時間 t_{μ} を1.5nsとすると、I=1mA、Q=1.5pC、C=15pFとなる。

【0242】ここに、信号配線ペア21をスタック配線構造とした場合において、真空誘電率を ε 。、絶縁基板の誘電率を ε 、、信号配線22、23間への印加電圧をV、信号配線22の面積をA、信号配線22、23間の50 距離をdとすると、 $Q = \varepsilon$ 0 ε 7 V A Z d が成立する。そ

こで、 $ε_0=8.85\times10^{-12}$ [F/m]、 $ε_r=3$ 、Q = 1.5 p C とすると、A/d=0.564 m となる。また、d=20 n m とすると、A=1.13×10 $^{-8}$ m 7 となり、寸法に直すと、A=0.11 mm×0.11 mmとなる。

【0243】この寸法は、とても、ICチップ29のアクティブ領域内には埋め込めないが、電源電圧入力端子29Aをなすボンディングパッド及び接地電圧入力端子29Bをなすボンディングパッドの下方に形成することができる。

【0244】このように、本発明の第7実施形態によれば、ICチップ29内に設けられているCMOS差動ドライバ30用の電源配線と接地配線との間にコンデンサ153を接続しているので、送信デジタル信号TSが遷移した場合、電源・接地配線ペア26を介してCMOS差動ドライバ30に相補信号エネルギーが供給される前に、コンデンサ153からCMOS差動ドライバ30に相補信号エネルギーを供給することができ、図1に示す本発明の第1実施形態以上に相補送信デジタル信号CS、/CSの伝送の高速化を図ることができる。

【0245】なお、本発明の第7実施形態は、特に、21(電源・接地配線ペア62の特性インピーダンス)>20(信号配線ペア56の特性インピーダンス)の場合に有効である。

【0246】第8実施形態・・図17

図17は本発明の第8実施形態の概念図であり、本発明の第8実施形態は、ICチップ48内に設けられているCMOS 差動ドライバ49、50用の電源配線と接地配線との間にコンデンサ154を接続し、その他については、図4に示す本発明の第2実施形態と同様に構成した30ものである。

【0247】本発明の第8実施形態によれば、送信デジタル信号TS1、TS2が遷移した場合、電源・接地配線ペア45を介してCMOS差動ドライバ49、50に相補信号エネルギーが供給される前に、コンデンサ154からCMOS差動ドライバ49、50に相補信号エネルギーを供給することができ、図4に示す本発明の第2実施形態以上に相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2の伝送の高速化を図ることができる。

【0248】なお、本発明の第8実施形態は、特に、Z 1(電源・接地配線ペア45の特性インピーダンス)> Z0(信号配線ペア37、40の特性インピーダンス) /2の場合に有効である。

【0249】第9実施形態··図18

図18は本発明の第9実施形態の概念図であり、本発明の第9実施形態は、ICチップ65内に設けられているCMOS差動ドライバ66用の電源配線と接地配線との間にコンデンサ155を接続し、その他については、図7に示す本発明の第3実施形態と同様に構成したもので50

ある。

【0250】本発明の第9実施形態によれば、送信デジタル信号TSが遷移した場合、電源・接地配線ペア62を介してCMOS差動ドライバ66に相補信号エネルギーが供給される前に、コンデンサ155からCMOS差動ドライバ66に相補信号エネルギーを供給することができ、図7に示す本発明の第3実施形態以上に相補送信デジタル信号CS、/CSの伝送の高速化を図ることができる。

10 【0251】なお、本発明の第9実施形態は、特に、Z 1 (電源・接地配線ペア62の特性インピーダンス) > Z0(信号配線ペア56の特性インピーダンス) の場合 に有効である。

【0252】第10実施形態・・図19

図19は本発明の第10実施形態の概念図であり、本発明の第10実施形態は、ICチップ84内に設けられているCMOS差動ドライバ85、86用の電源配線と接地配線との間にコンデンサ156を接続し、その他については、図8に示す本発明の第4実施形態と同様に構成したものである。

【0253】本発明の第10実施形態によれば、送信デジタル信号TS1、TS2が遷移した場合、電源・接地配線ペア81を介してCMOS差動ドライバ85、86に相補信号エネルギーが供給される前に、コンデンサ156からCMOS差動ドライバ85、86に相補信号エネルギーを供給することができ、図8に示す本発明の第4実施形態以上に相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2の伝送の高速化を図ることができる。

30 【0254】なお、本発明の第10実施形態は、特に、 Z1(電源・接地配線ペア81の特性インピーダンス) >Z0(信号配線ペア71、75の特性インピーダンス)/2の場合に有効である。

【0255】第11実施形態・・図20

図20は本発明の第11実施形態の概念図であり、本発明の第11実施形態は、ICチップ108内に設けられているスリーステイトCMOS差動ドライバ109用の電源配線と接地配線との間にコンデンサ157を接続し、その他については、図11に示す本発明の第5実施40 形態と同様に構成したものである。

【0256】本発明の第11実施形態によれば、送信デジタル信号TSが遷移した場合、電源・接地配線ペア105を介してスリーステイトCMOS差動ドライバ109に相補信号エネルギーが供給される前に、コンデンサ157からスリーステイトCMOS差動ドライバ109に相補信号エネルギーを供給することができ、図11に示す本発明の第5実施形態以上に相補送信デジタル信号CS、/CSの伝送の高速化を図ることができる。

【0257】なお、本発明の第11実施形態は、特に、 21(電源・接地配線ペア105の特性インピーダン ス) > 20 (信号配線ペア99の特性インピーダンス) の場合に有効である。

【0258】第12実施形態・・図21

図21は本発明の第12実施形態の概念図であり、本発 明の第12実施形態は、ICチップ140内に設けられ ているスリーステイトСМОS差動ドライバ141、1 42用の電源配線と接地配線との間にコンデンサ158 を接続し、その他については、図14に示す本発明の第 6実施形態と同様に構成したものである。

【0259】本発明の第12実施形態によれば、送信デ ジタル信号TS1、TS2が遷移した場合、電源・接地 配線ペア137を介してスリーステイトCMOS差動ド ライバ141、142に相補信号エネルギーが供給され る前に、コンデンサ158からスリーステイトCMOS 差動ドライバ141、142に相補信号エネルギーを供 給することができ、図14に示す本発明の第6実施形態 以上に相補送信デジタル信号CS1、/CS1及び相補 送信デジタル信号CS2、/CS2の伝送の高速化を図 ることができる。

【0260】なお、本発明の第12実施形態は、特に、 なお、本発明の第9実施形態は、特に、21 (電源・接 地配線ペア137の特性インピーダンス)>20(信号 配線ペア127、131の特性インピーダンス)/2の 場合に有効である。

【0261】なお、第7実施形態~第12実施形態に示 すように、ICチップ内の電源配線と接地配線との間に コンデンサを接続することは、非差動送信デジタル信号 を出力するドライバを備えるICチップを搭載している 電子装置にも適用することができ、そのようにする場合 には、非差動送信デジタル信号を出力するドライバを備 30 えるICチップを搭載している電子装置において、非差 動送信デジタル信号の伝送の高速化を図ることができ

【0262】第13実施形態・・図22、図23 図22は本発明の第13実施形態の概念図であり、本発 明の第13実施形態は、ICチップ29の近傍の電源配 線27と接地配線28との間にコンデンサ159を接続 し、その他については、図15に示す本発明の第7実施 形態と同様に構成したものである。

【0263】図23は本発明の第13実施形態を説明す るためのタイムチャートであり、図23(A)はICチ ップ29内のCMOS差動ドライバ30用の電源配線に インダクタンスによる電圧降下が存在しない場合の電源 電流(破線Y1)及び電圧降下が存在する場合の電源電 流 (実線 Y 2) を示している。

【0264】また、図23 (B) はICチップ29内の CMOS差動ドライバ30用の電源配線にインダクタン スによる電圧降下が存在しない場合の電源電圧(破線
Y 3)、ICチップ29内にコンデンサ153がない場合 においてICチップ29内のСМОS差動ドライバ30 50 線28との間にコンデンサ153の容量の5倍以上の容

用の電源配線にインダクタンスによる電圧降下が存在す る場合の電源電圧(実線Y4)、コンデンサ153の容 量を15pFとした場合に、信号配線22にコンデンサ 153のみから電源電圧を供給した場合のコンデンサ1 53の電圧変化(実線Y5)、コンデンサ153の容量 を1.5pFとした場合に、信号配線22にコンデンサ 153のみから電源電圧を供給した場合のコンデンサ1 53の電圧変化(実線Y6)を示している。

【0265】但し、本発明の第7実施形態で例を挙げた ように、信号配線22の遅延時間は1.5 n s 、電源電 流 I は 1 m A、送信デジタル信号 C S の振幅は O.1 V とし、送信デジタル信号TSの立ち上がり時間 t,は0. 1 n s としている。

【0266】ここに、たとえば、送信デジタル信号TS がLレベルからHレベルへの遷移を開始し、0.1 n s 後にHレベルとなると、コンデンサ153が存在しない 場合には、ICチップ29内のCMOS差動ドライバ3 · O用の電源配線にインダクタンスによる電圧降下が存在 する場合、電源電圧の電圧降下は0.05 Vとなるが、 20 コンデンサ153が存在すれば、この電源電圧の電圧降 下が0.05Vとならないようにすることができる。 【0267】即ち、例えば、コンデンサ153の容量を 15pFとした場合において、信号配線22にコンデン サ153のみから電源電圧を供給した場合、送信デジタ ル信号TSがLレベルからHレベルに変化を開始した 後、1.5 n s が経過したとしても、電源電圧 (コンデ

【0268】これに対して、コンデンサ153の容量を 1.5 p F とした場合において、信号配線22にコンデ ンサ153のみから電源電圧を供給した場合、送信デジ タル信号TSがLレベルからHレベルに変化を開始した 後、1.5 n s が経過した場合には、電源電圧(コンデ ンサ153の電圧)は、0.013Vに降下してしまう が、送信デジタル信号TSがHレベルとなった後、〇. 1 n s 程度の間であれば、電源電圧(コンデンサ153 の電圧)の降下を0.06 V程度に抑えることができ

ンサ153の電圧)は、0.081Vに降下するにすぎ

【0269】そこで、ICチップ29の近傍の電源配線 27と接地配線28との間に容量をコンデンサ153の 容量よりも大きくするコンデンサ159を接続すれば、 コンデンサ153の容量を小さくすることができ、しか も、相補送信デジタル信号CS、/CSの伝送の高速化 を図ることができる。本発明の第13実施形態は、これ を実現したものであり、パッドが微細化した場合におい ても、パッドの下方にコンデンサ153を形成すること ができる。

【0270】例えば、信号配線22、23の遅延時間の 1/10以下で応答できる距離の電源配線27と接地配 量を有するコンデンサ159を接続する場合には、コン デンサ153の容量を本発明の第7実施形態の場合の容 量(15pF)の1/10である1.5pFにしても、 相補送信デジタル信号CS、/CSの伝送の高速化を図 ることができる。

【0271】このように、本発明の第13実施形態によ れば、送信デジタル信号TSが遷移した場合、電源・接 地配線ペア26を介してСМОS 差動ドライバ30に相 補信号エネルギーが供給される前に、コンデンサ153 からСМОS差動ドライバ30に相補信号エネルギーを 10 供給することができると共に、コンデンサ159からコ ンデンサ153に相補信号エネルギーを供給することが できるので、図15に示す本発明の第7実施形態と同様 に相補送信デジタル信号CS、/CSの伝送の髙速化を 図ることができると共に、コンデンサ153の小容量化 を図ることができ、 I C チップ29の微細化に対応する ことができる。

【0272】なお、本発明の第13実施形態は、特に、 21 (電源・接地配線ペア26の特性インピーダンス) > 20 (信号配線ペア 2 1 の特性インピーダンス) の場 20 合に有効である。

【0273】第14実施形態・・図24

図24は本発明の第14実施形態の概念図であり、本発 明の第14実施形態は、ICチップ48の近傍の電源配 線46と接地配線47との間にコンデンサ160を接続 し、その他については、図17に示す本発明の第8実施 形態と同様に構成したものである。

【0274】本発明の第14実施形態によれば、送信デ ジタル信号TS1、TS2が遷移した場合、電源・接地 配線ペア45を介してCMOS差動ドライバ49、50 30 に相補信号エネルギーが供給される前に、コンデンサ1 54からСМОS差動ドライバ49、50に相補信号エ ネルギーを供給することができると共に、コンデンサ1 60からコンデンサ154に相補信号エネルギーを供給 することができるので、図17に示す本発明の第8実施 形態と同様に相補送信デジタル信号CS1、/CS1及 び相補送信デジタル信号CS2、/CS2の伝送の高速 化を図ることができると共に、コンデンサ154の小容 量化を図ることができ、ICチップ48の微細化に対応 することができる。

【0275】なお、本発明の第14実施形態は、特に、 21 (電源・接地配線ペア45の特性インピーダンス) >20(信号配線ペア37、40の特性インピーダン ス)/2の場合に有効である。

【0276】第15実施形態・・図25

図25は本発明の第15実施形態の概念図であり、本発 明の第15実施形態は、ICチップ65の近傍の電源配 線63と接地配線64との間にコンデンサ161を接続 し、その他については、図18に示す本発明の第9実施 形態と同様に構成したものである。

【0277】本発明の第15実施形態によれば、送信デ ジタル信号TSが遷移した場合、電源・接地配線ペア6 2を介してСMOS差動ドライバ66に相補信号エネル ギーが供給される前に、コンデンサ155からСМОS 差動ドライバ66に相補信号エネルギーを供給すること ができると共に、コンデンサ161からコンデンサ15 5に相補信号エネルギーを供給することができるので、 図18に示す本発明の第9実施形態と同様に相補送信デ ジタル信号CS、/CSの伝送の高速化を図ることがで きると共に、コンデンサ155の小容量化を図ることが でき、ICチップ65の微細化に対応することができ

【0278】なお、本発明の第15実施形態は、特に、 Z1(電源・接地配線ペア62の特性インピーダンス) >20 (信号配線ペア56の特性インピーダンス) の場 合に有効である。

【0279】第16実施形態・・図26

図26は本発明の第16実施形態の概念図であり、本発 明の第16実施形態は、ICチップ84の近傍の電源配 線82と接地配線83との間にコンデンサ162を接続 し、その他については、図19に示す本発明の第10実 施形態と同様に構成したものである。

【0280】本発明の第16実施形態によれば、送信デ ジタル信号TS1、TS2が遷移した場合、電源・接地 配線ペア81を介してCMOS差動ドライバ85、86 に相補信号エネルギーが供給される前に、コンデンサ1 56からCMOS差動ドライバ85、86に相補信号エ ネルギーを供給することができると共に、コンデンサ1 62からコンデンサ156に相補信号エネルギーを供給 することができるので、図19に示す本発明の第10実 施形態と同様に相補送信デジタル信号CS1、/CS1 及び相補送信デジタル信号CS2、/CS2の伝送の髙 速化を図ることができると共に、コンデンサ156の小 容量化を図ることができ、 I C チップ8 4 の微細化に対 応することができる。

【0281】なお、本発明の第16実施形態は、特に、 21 (電源・接地配線ペア81の特性インピーダンス) > 20(信号配線ペア71、75の特性インピーダン ス)/2の場合に有効である。

40 【0282】第17実施形態・・図27

> 図27は本発明の第17実施形態の概念図であり、本発 明の第17実施形態は、ICチップ108の近傍の電源 配線106と接地配線107との間にコンデンサ163 を接続し、その他については、図20に示す本発明の第 11実施形態と同様に構成したものである。

> 【0283】本発明の第17実施形態によれば、送信デ ジタル信号TSが遷移した場合、電源・接地配線ペア1 05を介してスリーステイトCMOS差動ドライバ10 9に相補信号エネルギーが供給される前に、コンデンサ 157からスリーステイトCMOS差動ドライバ109

に相補信号エネルギーを供給することができると共に、コンデンサ163からコンデンサ157に相補信号エネルギーを供給することができるので、図20に示す本発明の第11実施形態と同様に相補送信デジタル信号CS、/CSの伝送の高速化を図ることができると共に、コンデンサ157の小容量化を図ることができ、ICチップ108の微細化に対応することができる。

【0284】なお、本発明の第17実施形態は、特に、 Z1(電源・接地配線ペア105の特性インピーダンス)>Z0(信号配線ペア99の特性インピーダンス)の場合に有効である。

【0285】第18実施形態・・図28

図28は本発明の第18実施形態の概念図であり、本発明の第18実施形態は、ICチップ140の近傍の電源配線138と接地配線139との間にコンデンサ164を接続し、その他については、図21に示す本発明の第12実施形態と同様に構成したものである。

【0286】本発明の第18実施形態によれば、送信デジタル信号TS1、TS2が遷移した場合、電源・接地配線ペア137を介してスリーステイトCMOS差動ド20ライバ141、142に相補信号エネルギーが供給される前に、コンデンサ158からスリーステイトCMOS差動ドライバ141、142に相補信号エネルギーを供給することができると共に、コンデンサ164からコンデンサ158に相補信号エネルギーを供給することができるので、図21に示す本発明の第12実施形態と同様に相補送信デジタル信号CS1、/CS1及び相補送信デジタル信号CS2、/CS2の伝送の高速化を図ることができると共に、コンデンサ158の小容量化を図ることができると共に、コンデンサ158の小容量化を図ることができると共に、コンデンサ158の小容量化を図ることができる。

【0287】なお、本発明の第18実施形態は、特に、 Z1(電源・接地配線ペア137の特性インピーダン ス)>Z0(信号配線ペア127、131の特性インピーダンス)/2の場合に有効である。

【0288】また、第13実施形態〜第18実施形態に示すように、ICチップ内の電源配線と接地配線との間にコンデンサを接続すると共に、ICチップの近傍の電源配線と接地配線との間にコンデンサを接続することは、非差動送信デジタル信号を出力するドライバを備え40るICチップを搭載している電子装置にも適用することができ、そのようにする場合には、非差動送信デジタル信号を出力するドライバを備えるICチップを搭載している電子装置において、非差動送信デジタル信号の伝送の高速化を図ることができる。

【0289】また、第1実施形態〜第18実施形態において、相補送信デジタル信号を出力する差動ドライバの出力端側に送信デジタル信号の第3高調波以上をカットするローパスフィルタを挿入する場合には、送信デジタル信号として波形の良好なデジタル信号を伝送させるこ 50

とができる。

【0290】また、相補送信デジタル信号を出力する差動ドライバの出力端側に送信デジタル信号の第3高調波以上をカットするローパスフィルタを挿入すると共に、差動ドライバの電源電圧入力端子側及び接地電圧入力端子側に送信デジタル信号の第3高調波以上をカットするローパスフィルタを挿入する場合には、送信デジタル信号として更に波形の良好なデジタル信号を伝送させることができる。

48

【0291】また、送信デジタル信号の第3高調波以上をカットするローパスフィルタは、送信デジタル信号の 基本周波数成分を通過域とするバンドパスフィルタと、 直流成分を通過域とするローパスフィルタとを並列接続 して構成しても良い。

【0292】また、このようなローパスフィルタは、ICチップの内部に作成しても良いし、配線とICチップとの間に接続させるようにしても良い。

【0293】また、このようなローパスフィルタを設けることは、非差動送信デジタル信号を出力するドライバを備えるICチップを搭載している電子装置にも適用することができ、そのようにする場合には、非差動送信デジタル信号を出力するドライバを備えるICチップを搭載している電子装置において、非差動送信デジタル信号として波形の良好なデジタル信号を伝送させることができる。

【0294】第19実施形態・・図29〜図33 図29及び図30はそれぞれ本発明の第19実施形態の 概略的平面図及び概略的下面図であり、図29及び図3 0において、166は配線基板、167は配線基板16 6の表面、168は配線基板166の裏面、169〜172はスルーホール群である。

【0295】また、図31及び図32はそれぞれ配線基板166の表面167及び裏面168に形成されている配線の一部分を示す概略的平面図及び概略的下面図であり、図31において、173は配線基板166の表面167の中央部に設定された矩形のCPU搭載領域であり、図32において、174は配線基板166の裏面168の中央部に設定された矩形の終端抵抗形成領域である。

【0296】また、図31、図32において、175は CPU搭載領域173の辺173Aの近傍から配線基板 166の表面167側を配線基板166の辺166Aに 向けて延び、スルーホール群169を介して配線基板1 66の裏面168側に折り返し、配線基板166の裏面 168側を終端抵抗形成領域174に向けて延びるデー タ線、アドレス信号線、コントロール信号線及びクロッ ク信号線をなす等長平行配線とされた送信デジタル信号 を相補信号化してなる相補送信デジタル信号を伝送する 信号配線ペアからなる信号配線群である。

【0297】また、176はCPU搭載領域173の辺

173Bの近傍から配線基板166の表面167側を配線基板166の辺166Bに向けて延び、スルーホール群170を介して配線基板166の裏面168側に折り返し、配線基板166の裏面168側を終端抵抗形成領域174に向けて延びるデータ線、アドレス信号線、コントロール信号線及びクロック信号線をなす等長平行配線とされた送信デジタル信号を相補信号化してなる相補送信デジタル信号を伝送する信号配線ペアからなる信号配線群である。

【0298】また、177はCPU搭載領域173の辺 10173Cの近傍から配線基板166の表面167側を配線基板166の辺166Cに向けて延び、スルーホール群171を介して配線基板166の裏面168側に折り返し、配線基板166の裏面168側を終端抵抗形成領域174に向けて延びるデータ線、アドレス信号線、コントロール信号線及びクロック信号線をなす等長平行配線とされた送信デジタル信号を相補信号化してなる相補送信デジタル信号を伝送する信号配線からなる信号配線群である。

【0299】また、178はCPU搭載領域173の辺 20173Dの近傍から配線基板166の表面167側を配線基板166の辺166Dに向けて延び、スルーホール群172を介して配線基板166の裏面168側に折り返し、配線基板166の裏面168側を終端抵抗形成領域174に向けて延びるデータ線、アドレス信号線、コントロール信号線及びクロック信号線をなす等長平行配線とされた送信デジタル信号を相補信号化してなる相補送信デジタル信号を伝送する信号配線からなる信号配線群である。

【0300】また、図31において、179、180は CPU用の電源・接地配線ペア、181~184、18 9~192、197~200、205~208はメモリ 用の電源・接地配線ペア、図32において、185~1 88、193~196、201~204、209~21 2はメモリ用の電源・接地配線ペア、213、214は 入出力チップ用の電源・接地配線ペアである。

【0301】また、図29において、216は配線基板166の表面167のCPU搭載領域173に搭載されたCPUであり、CPU216は、データ入出力端子、アドレス出力端子、コントロール信号出力端子、クロック入力端子、クロック出力端子を信号配線群175~178の信号配線に接続され、電源電圧入力端子及び接地電圧入力端子を電源・接地配線ペア179、180を構成する電源配線及び、接地配線に接続されている。

【0302】また、図29及び図30において、217~224、225~232、233~240、241~248は配線基板166の表面167及び裏面168に搭載された同一品種のメモリである。

【0303】ここに、メモリ217~224は、共に、 7、178のCPU2データ入出力端子、アドレス入力端子、コントロール信 50 離に接続されている。

号入力端子、クロック入力端子を信号配線群175の信号配線に接続されている。また、これらメモリ217~224は、それぞれ、その電源電圧入力端子及び接地電圧入力端子を電源・接地配線ペア181~188を構成する電源配線及び接地配線に接続されている。

【0304】また、メモリ225~232は、共に、データ入出力端子、アドレス入力端子、コントロール信号入力端子、クロック入力端子を信号配線群176の信号配線に接続されている。また、これらメモリ225~232は、それぞれ、その電源電圧入力端子及び接地電圧入力端子を電源・接地配線ペア189~196を構成する電源配線及び接地配線に接続されている。

【0305】また、メモリ233~240は、共に、データ入出力端子、アドレス入力端子、コントロール信号入力端子、クロック入力端子を信号配線群177の信号配線に接続されている。また、これらメモリ233~240は、それぞれ、その電源電圧入力端子及び接地電圧入力端子を電源・接地配線ペア197~204を構成する電源配線及び接地配線に接続されている。

【0306】また、メモリ241~248は、共に、データ入出力端子、アドレス入力端子、コントロール信号入力端子、クロック入力端子を信号配線群178の信号配線に接続されている。また、これらメモリ241~248は、それぞれ、その電源電圧入力端子及び接地電圧入力端子を電源・接地配線ペア205~212を構成する電源配線及び接地配線に接続されている。

【0307】また、メモリ217、225、233、241は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0308】また、メモリ218、226、234、242は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0309】また、メモリ219、227、235、243は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0310】また、メモリ220、228、236、244は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0311】また、メモリ221、229、237、245は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0312】また、メモリ222、230、238、246は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0313】また、メモリ223、231、239、247は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0314】また、メモリ224、232、240、248は、それぞれ、信号配線群175、176、177、178のCPU216の信号端子接続端から同一距離に接続されている。

【0315】また、図33は終端抵抗形成領域174を示す概略的平面図であり、図33中、250は信号配線 10群175の信号配線ペアを終端する終端抵抗群、251は信号配線群176の信号配線ペアを終端する終端抵抗群、252は信号配線群177の信号配線ペアを終端する終端抵抗群、253は信号配線群178の信号配線ペアを終端する終端抵抗群、253は信号配線群178の信号配線ペアを終端する終端抵抗群である。

【0316】また、図30において、255は入出力チップ、256はクロック・ジェネレータ、257はPC Iポート、258は画像音声ポート、259は信号圧縮伸長チップ、260は通信ポートである。

【0317】このように構成された本発明の第19実施 形態によれば、CPU216と、CPU216によりア クセスされる32個のメモリ217~248とを等長平 行配線とされた信号配線で接続する必要がある電子装置 を構成する必要がある場合において、信号配線を最も短 く形成することができる。

【0318】また、信号配線群175、176、177、178を構成する信号配線は、相補送信デジタル信号を伝送する等長平行配線とされた信号配線ペアを構成しているので、信号配線を電磁界がほぼ閉じた伝送線路として機能させることができ、CPU216と、CPU30216にアクセスされるメモリとの間の信号伝送に必要な相補信号エネルギーの伝送の高速化を図ることができる。

【0319】また、CPU216及びメモリ217~248に電源・接地配線ペア179、180、181~212のそれぞれは、電源配線及び接地配線を等長平行配線とされているので、CPU216及びメモリ217~248に供給すべき相補信号エネルギーに対して電磁界がほぼ閉じた伝送線路として機能させることができ、CPU216及びメモリ217~248に対する相補信号40エネルギーの供給の高速化を図ることができる。

【0320】したがって、本発明の第19実施形態によれば、CPU216と、CPU216によりアクセスされる32個のメモリ217~248とを等長平行配線とされた信号配線で接続する必要がある電子装置を1枚の配線基板166を使用して構成する場合において、CPU216とCPU216にアクセスされるメモリとの間の信号伝送の高速化を図ることができる。

【0321】第20実施形態・・図34

図34は本発明の第20実施形態の要部を示す概略的断 50 れ、分岐点において特性インピーダンスが整合するよう

面図であり、本発明の第20実施形態は、配線基板166の裏面168に終端抵抗形成領域174を設けずに、終端抵抗を形成してなる終端抵抗チップ262を配線基板166の裏面168の中央部に搭載し、この終端抵抗チップ262上に入出力チップ255を搭載するようにし、その他については、図29及び図30に示す本発明の第19実施形態と同様に構成したものである。なお、図34中、263~266は半田バンプである。

【0322】本発明の第20実施形態によれば、図29及び図30に示す本発明の第19実施形態と同様に、CPU216によりアクセスされる32個のメモリ217~248とを等長平行配線とされた信号配線で接続する必要がある電子装置を1枚の配線基板166を使用して構成する場合において、CPU216とCPU216にアクセスされるメモリとの間の信号伝送の高速化を図ることができる。

【0323】第21実施形態・・図35、図36 図35及び図36はそれぞれ本発明の第21実施形態の 概略的平面図及び概略的下面図であり、本発明の第21 実施形態は、電源・接地配線ペアの構成を本発明の第1 9実施形態と異なる構成とし、その他については、本発明の第19実施形態と同様に構成したものである。

【0324】本発明の第21実施形態においては、配線 基板166の表面167側に設けられる電源・接地配線 ペア179、181~184、189~192は、電源 ・接地配線ペア268から分岐するように構成され、電 源・接地配線ペア180、197~200、205~2 08は、電源・接地配線ペア269から分岐するように 構成されている。

【0325】これら電源・接地配線ペア268、17 9、181~184、189~192及び電源・接地配 線ペア269、180、197~200、205~20 8は、スタック配線構造とされている。

【0326】また、配線基板166の裏面168側に設けられる電源・接地配線ペア213、185~188、193~196は、電源・接地配線ペア270から分岐するように構成され、電源・接地配線ペア214、201~204、209~212は、電源・接地配線ペア271から分岐するように構成されている。

【0327】これら電源・接地配線ペア270、213、185~188、193~196及び電源・接地配線ペア271、214、201~204、209~212は、スタック配線構造とされている。

【0328】なお、これら電源・接地配線ペア268、179、181~184、189~192、電源・接地配線ペア269、180、197~200、205~208、電源・接地配線ペア270、213、185~188、193~196及び電源・接地配線ペア271、214、201~204、209~212は、それぞれ、分岐点において特性インピーダンスが整合するよう

に構成されている。

【0329】本発明の第21実施形態によれば、CPU216と、CPU216によりアクセスされる32個のメモリ217~248とを等長平行配線とされた信号配線で接続する必要がある電子装置を1枚の配線基板166を使用して構成する場合において、CPU216とCPU216にアクセスされるメモリとの間の信号伝送の高速化を図ることができる。

【0330】第22実施形態・・図37

図37は本発明の第22実施形態の概略的断面図であり、図37中、273、274は配線基板であり、配線 基板273は、配線基板274との対向面275を素子 搭載面、配線基板274は、配線基板273との対向面 276を素子搭載面とされている。

【0331】本発明の第22実施形態においては、配線基板273の素子搭載面275側は、図29に示す本発明の第19実施形態の配線基板166の表面167側と同様の構成とされ、配線基板274の素子搭載面276は、図30に示す本発明の第19実施形態の配線基板166の裏面168側と同様に構成されている。

【0332】即ち、配線基板273の素子搭載面275には、図29に示す本発明の第19実施形態の配線基板166の表面167側に形成されている信号配線群175、176、177、178及び電源・接地配線ペア179、180、181~184、189~192、197~200、205~208が本発明の第19実施形態の場合と同様に形成されている。

【0333】また、配線基板273の素子搭載面275には、図29に示す本発明の第19実施形態の配線基板166の表面167側に搭載されているCPU216及30びメモリ217~220、225~228、233~236、241~244が本発明の第19実施形態の場合と同様に搭載されている。

【0334】また、配線基板274の素子搭載面276には、図30に示す第19実施形態の配線基板166の 裏面168側に形成されている信号配線群175、176、177、178及び電源・接地配線ペア185~1 88、193~196、201~204、209~21 2、213、214が本発明の第19実施形態の場合と 同様に形成されている。

【0335】また、配線基板274の素子搭載面276には、図30に示す第19実施形態の配線基板166の 裏面168側に搭載されているメモリ221~224、 229~232、237~240、245~248及び 入出力チップ255が本発明の第19実施形態の場合と 同様に搭載されている。

【0336】そして、配線基板273と配線基板274 とは、素子搭載面275と素子搭載面276とを対向させて半田パンプにより接続されており、配線基板274の周辺部には、外部との接続を図る質板が形成されてい る。なお、277、278は半田バンプの一部を示して いる。

【0337】本発明の第22実施形態によれば、CPU216と、CPU216によりアクセスされる32個のメモリ217~248とを等長平行配線とされた信号配線で接続する必要がある電子装置を1対の配線基板273、274を使用して構成する場合において、CPU216とCPU216にアクセスされるメモリとの間の信号伝送の高速化を図ることができる。

10 【0338】なお、配線基板273の素子搭載面275 側を図35に示す本発明の第21実施形態の配線基板1 66の表面167側と同様に構成し、配線基板274の 素子搭載面276を図36に示す本発明の第21実施形 態の配線基板166側の裏面168側と同様に構成して も良い。

【0339】第23実施形態・・図38、図39 図38は本発明の第23実施形態の概略的平面図、図3 9は図38のX1-X1線に沿った概略的断面図である。図37中、280、281は半導体基板であり、半 導体基板280は、半導体基板281との対向面282 を素子形成面、半導体基板281は、半導体基板280 との対向面283を素子形成面とされている。

【0340】本発明の第23実施形態においては、半導体基板280の素子形成面282側は、図29に示す本発明の第19実施形態の配線基板166の表面167側と同様の構成がウエハプロセスで形成され、半導体基板281の素子形成面283は、図30に示す本発明の第19実施形態の配線基板166の裏面168側と同様の構成がウエハプロセスで形成されている。

〇 【0341】即ち、半導体基板280の素子形成面28 2には、図29に示す第19実施形態の配線基板166 の表面167側に搭載されているCPU216及びメモリ217~220、225~228、233~236、 241~244が本発明の第19実施形態の場合と同様の配置で形成されている。

【0342】また、半導体基板280の素子形成面282には、図29に示す第19実施形態の配線基板166の表面167側に形成されている信号配線群175、176、177、178及び電源・接地配線ペア179、180、181~184、189~192、197~200、205~208が本発明の第19実施形態の場合と同様の配置で形成されている。

【0343】また、半導体基板281の素子形成面283には、図30に示す第19実施形態の配線基板166の裏面168側に搭載されているメモリ221~224、229~232、237~240、245~248及び入出力チップ255が本発明の第19実施形態の場合と同様の配置で形成されている。

せて半田パンプにより接続されており、配線基板274 【0344】また、半導体基板281の素子形成面28の周辺部には、外部との接続を図る電極が形成されてい 50 3には、図30に示す第19実施形態の配線基板166

の裏面168側に形成されている信号配線群175、176、177、178及び電源・接地配線ペア185~188、193~196、201~204、209~212、213、214が本発明の第19実施形態の場合と同様の配置で形成されている。

【0345】そして、半導体基板280と半導体基板281とは、素子形成面282と素子形成面283とを対向させて半田バンプにより接続されており、半導体基板281の周辺部には、外部との接続を図る電極群284が形成されている。なお、285、286は半田バンプ10の一部を示している。

【0346】本発明の第23実施形態によれば、CPU216と、CPU216によりアクセスされる32個のメモリ217~248とを等長平行配線とされた信号配線で接続する必要がある電子装置を1対の半導体基板280、281を使用して構成する場合において、CPU216とCPU216にアクセスされるメモリとの間の信号伝送の高速化を図ることができる。

【0347】なお、半導体基板280の素子形成面282側を図35に示す本発明の第21実施形態の配線基板20166の表面167側と同様の構成をウエハプロセスで形成し、半導体基板281の素子形成面283を図36に示す本発明の第21実施形態の配線基板166の裏面168側と同様の構成をウエハプロセスで形成するようにしても良い。

【0348】第24実施形態・・図40、図41 図40は本発明の第24実施形態の要部を示す概略的平面図、図41は図40のX2-X2線に沿った概略的断面図であり、図40、図41において、288は絶縁基板、289は等長平行配線とされたカップリング係数を30大とする信号配線290、291からなる相補送信デジタル信号を1方向に伝送する信号配線ペアである。

【0349】また、292は信号配線290を伝送されてくる正相送信デジタル信号を受信して取り出すための方向性結合器293及び信号配線291を伝送されてくる逆相送信デジタル信号を受信して取り出すための方向性結合器294からなる方向性結合器ペアである。

【0350】また、方向性結合器293において、295は信号配線290と平行に形成され、長さを送信デジタル信号の基本周波数成分の波長 λ の1/4とし、信号配線290を伝送されてくる正相送信デジタル信号の基本周波数成分を受信する配線部である。

【0351】また、296、297は配線部295の両端部に信号配線290の電磁界との干渉を避けるために信号配線290と直交する方向に形成された配線部であり、配線部297の先端部298は、配線部295で受信した正相送信デジタル信号を取り出すための正相送信デジタル信号取り出し電極とされている。

【0352】また、方向性結合器294は、方向性結合器293が有する配線部295、296、297と対向 50

する配線部を有していると共に、配線部297に対向する配線部の先端から右側に僅かに延長された配線部29 9を有している。

【0353】そして、スルーホール300を介して配線 部299に接続された逆相送信デジタル信号取り出し電極301が正相送信デジタル信号取り出し電極298と 同一面に設けられている。

【0354】なお、方向性結合器293の配線部296 の先端及び方向性結合器294の配線部296に対向す る配線部の先端は、開放でも良いが、それぞれ、終端抵 抗で終端することが好適である。

【0355】このように構成された本発明の第24実施 形態においては、信号配線290を伝送されてくる正相 送信デジタル信号の基本周波数成分を方向性結合器29 3の配線部295で受信し、正相送信デジタル信号取り 出し電極298から取り出すことができると共に、信号 配線291を伝送されてくる逆相送信デジタル信号の基 本周波数成分を方向性結合器293の配線部295と対 向する方向性結合器294の配線部で受信し、逆相送信 デジタル信号取り出し電極301から取り出すことがで きる。

【0356】したがって、本発明の第24実施形態によれば、差動レシーバの正相入力端子及び逆相入力端子をそれぞれ正相送信デジタル信号取り出し電極298及び逆相送信デジタル信号取り出し電極301に接続することにより、信号配線ペア289を1方向に伝送される高速相補送信デジタル信号、たとえば、1GHz以上の高速相補送信デジタル信号の受信を容易に行うことができる。

1 【0357】第25実施形態・・図42、図43 図42は本発明の第25実施形態の要部を示す概略的平面図、図43は図42のX3-X3線に沿った概略的断面図であり、図42、図43において、302は絶縁基板、303は等長平行配線とされたカップリング係数を大とする信号配線304、305からなる相補送信デジタル信号を双方向に伝送する信号配線ペアである。

【0358】また、306は信号配線304を伝送されてくる正相送信デジタル信号を受信して取り出すための方向性結合器307及び信号配線305を伝送されてくる逆相送信デジタル信号を受信して取り出すための方向性結合器308からなる方向性結合器ペアである。

【0359】また、方向性結合器307において、309は信号配線304と平行に形成され、長さを送信デジタル信号の基本周波数成分の波長 λ の1/4とし、信号配線304を伝送されてくる正相送信デジタル信号の基本周波数成分を受信する配線部、310、311は配線部309の両端部に信号配線304の電磁界との干渉を避けるために信号配線304と直交する方向に形成された配線部である。

【0360】そして、配線部310の先端部312は、

左方向に伝送されてくる正相送信デジタル信号を取り出すための正相送信デジタル信号取り出し電極とされ、配線部311の先端部313は、右方向に伝送されてくる正相送信デジタル信号を取り出すための正相送信デジタル信号取り出し電極とされている。

【0361】また、方向性結合器308は、方向性結合器307が有する配線部309、310、311と対向する配線部を有すると共に、配線部310に対向する配線部の先端から左側に僅かに延長された配線部314及び配線部311に対向する配線部から右側に僅かに延長10された配線部315を有している。

【0362】そして、スルーホール316を介して配線部314に接続された逆相送信デジタル信号取り出し電極317が正相送信デジタル信号取り出し電極312と同一面に設けられていると共に、スルーホール318を介して配線部315に接続された逆相送信デジタル信号取り出し電極319が正相送信デジタル信号取り出し電極313と同一面に設けられている。なお、図示は省略するが、方向性結合器307、308には受端終端抵抗が接続されている。

【0363】このように構成された本発明の第25実施 形態によれば、信号配線304を左方向に伝送されてく る正相送信デジタル信号の基本周波数成分を方向性結合 器307の配線部309で受信し、正相送信デジタル信 号取り出し電極312から取り出すことができると共 に、信号配線305を左方向に伝送されてくる逆相送信 デジタル信号の基本周波数成分を方向性結合器307の 配線部309と対向する方向性結合器308の配線部で 受信し、逆相送信デジタル信号取り出し電極317から 取り出すことができる。

【0364】また、信号配線304を右方向に伝送されてくる正相送信デジタル信号の基本周波数成分を方向性結合器307の配線部309で受信し、正相送信デジタル信号取り出し電極313から取り出すことができると共に、信号配線305を右方向に伝送されてくる逆相送信デジタル信号の基本周波数成分を方向性結合器307の配線部309と対向する方向性結合器308の配線部で受信し、逆相送信デジタル信号取り出し電極319から取り出すことができる。

【0365】したがって、本発明の第25実施形態によ 40 れば、差動レシーバの正相入力端子を正相送信デジタル信号取り出し電極312、313に接続すると共に、差動レシーバの逆相入力端子を逆相送信デジタル信号取り出し電極317、319に接続することにより、信号配線ペア303を双方向に伝送される高速相補送信デジタル信号、たとえば、1GHz以上の高速相補送信デジタル信号の受信を容易に行うことができる。

【0366】第26実施形態・・図44、図45 図44は本発明の第26実施形態の要部を示す概略的平 面図、図45は図44のX4-X4線に沿った概略的断 50 面図であり、図44、図45において、320は絶縁基板、321は等長平行配線とされたカップリング係数を大とする信号配線322、323からなる相補送信デジタル信号を双方向に伝送する信号配線ペアである。

【0367】また、324は信号配線322を伝送されてくる正相送信デジタル信号を受信して取り出すための方向性結合器325及び信号配線323を伝送されてくる逆相送信デジタル信号を受信して取り出すための方向性結合器326からなる方向性結合器ペアである。

【0368】また、方向性結合器325において、327は信号配線322と平行に形成され、長さを送信デジタル信号の基本周波数成分の波長λの1/4とし、信号配線322を伝送されてくる正相送信デジタル信号の基本周波数成分を受信する配線部である。

【0369】また、328、329は信号配線322と 平行に形成され、長さを送信デジタル信号の基本周波数 成分の波長 λ の1/12とし、信号配線322を伝送されてくる正相送信デジタル信号の第2高調波を受信する 配線部である。

20 【0370】また、330、331は信号配線322と 平行に形成され、長さを送信デジタル信号の基本周波数 成分の波長λの1/20とし、信号配線322を左方向 に伝送されてくる正相送信デジタル信号の第3高調波を 受信する配線部である。

【0371】また、332、333は配線部327の両端部に信号配線322の電磁界との干渉を避けるために信号配線322と直交する方向に形成された配線部であり、配線部332の先端部334は、左方向に伝送されてくる正相送信デジタル信号を取り出すための正相送信デジタル信号取り出し電極とされていると共に、配線部333の先端部335は、右方向に伝送されてくる正相送信デジタル信号を取り出すための正相送信デジタル信号取り出し電極とされている。

【0372】また、方向性結合器326は、方向性結合器325が有する配線部327、328、329、330、331、332、333と対向する配線部を有すると共に、配線部332に対向する配線部の先端から左側に僅かに延長された配線部336及び配線部333に対向する配線部から右側に僅かに延長された配線部337を有している。

【0373】そして、スルーホール338を介して配線部336に接続された逆相送信デジタル信号取り出し電極334と同一面に設けられていると共に、スルーホール340を介して配線部337に接続された逆相送信デジタル信号取り出し電極341が正相送信デジタル信号取り出し電極35と同一面に設けられている。なお、図示は省略するが、方向性結合器325、326には受端終端抵抗が接続されている。

50 【0374】このように構成された本発明の第26実施

形態においては、信号配線322を左方向に伝送されて くる正相送信デジタル信号の基本周波数成分、第2高調 波、第3髙調波をそれぞれ方向性結合器325の配線部 327、328、330で受信し、正相送信デジタル信 号取り出し電極334から取り出すことができると共 に、信号配線323を左方向に伝送されてくる逆相送信 デジタル信号の基本周波数成分、第2高調波、第3高調 波を方向性結合器325の配線部327、328、33 0と対向する方向性結合器326の配線部で受信し、逆 相送信デジタル信号取り出し電極339から取り出すこ 10 とができる。

【0375】また、信号配線322を右方向に伝送され てくる正相送信デジタル信号の基本周波数成分、第2高 調波、第3高調波をそれぞれ方向性結合器325の配線 部327、329、331で受信し、正相送信デジタル 信号取り出し電極335から取り出すことができると共 に、信号配線323を右方向に伝送されてくる逆相送信 デジタル信号の基本周波数成分、第2高調波、第3高調 波を方向性結合器325の配線部327、329、33 1と対向する方向性結合器326の配線部で受信し、逆 20 相送信デジタル信号取り出し電極341から取り出すこ とができる。

【0376】したがって、本発明の第26実施形態によ れば、差動レシーバの正相入力端子を正相送信デジタル 信号取り出し電極334、335に接続すると共に、差 動レシーバの逆相入力端子を逆相送信デジタル信号取り 出し電極339、341に接続することにより、信号配 線ペア321を双方向に伝送される高速相補送信デジタ ル信号、たとえば、1GHz以上の高速相補送信デジタ ル信号の受信を容易に行うことができる。

【0377】第27実施形態・・図46、図47 図46は本発明の第27実施形態の要部を示す概略的平 面図、図47は図46のX5-X5線に沿った概略的断 面図であり、図46、図47において、343は絶縁基 板、344は等長平行配線とされたカップリング係数を 大とする信号配線345、346からなる相補送信デジ タル信号を双方向に伝送する信号配線ペアである。

【0378】また、347は信号配線345を伝送され てくる正相送信デジタル信号を受信して取り出すための 方向性結合器348及び信号配線346を伝送されてく る逆相送信デジタル信号を受信して取り出すための方向 性結合器349からなる方向性結合器ペアである。

【0379】また、方向性結合器348において、35 0は信号配線345と平行とされ、長さを送信デジタル 信号の基本周波数成分の波長 λの1/4とし、信号配線 345を伝送されてくる正相送信デジタル信号の基本周 波数成分を受信する配線部である。

【0380】また、351、352は信号配線345と 平行とされ、長さを送信デジタル信号の基本周波数成分

くる正相送信デジタル信号の第2高調波を受信する配線 部である。

60

【0381】また、353、354は信号配線345と 平行とされ、長さを送信デジタル信号の基本周波数成分 の波長 λ の 1 / 2 0 とし、信号配線 3 4 5 を伝送されて くる正相送信デジタル信号の第3髙調波を受信する配線 部である。なお、本発明の第27実施形態においては、 配線部350、351、352、353、354は一体 として構成されている。

【0382】また、355、356は配線部350の両 端部に信号配線345の電磁界との干渉を避けるために 信号配線345と直交する方向に形成された配線部であ り、配線部355の先端部357は、左方向に伝送され てくる正相送信デジタル信号を取り出すための正相送信 デジタル信号取り出し電極とされていると共に、配線部 356の先端部358は、右方向に伝送されてくる正相 送信デジタル信号取り出し電極とされている。

【0383】また、方向性結合器349は、方向性結合 器348が有する配線部350、351、352、35 3、354、355、356と対向する配線部を有して いると共に、配線部355に対向する配線部の先端から 左側に僅かに延長された配線部359及び配線部356 に対向する配線部から右側に僅かに延長された配線部3 60を有している。

【0384】そして、スルーホール361を介して配線 部359に接続された逆相送信デジタル信号取り出し電 極362が正相送信デジタル信号取り出し電極357と 同一面に設けられていると共に、スルーホール363を 介して配線部360に接続された逆相送信デジタル信号 30 取り出し電極364が正相送信デジタル信号取り出し電 極358と同一面に設けられている。なお、図示は省略 するが、方向性結合器348、349には受端終端抵抗 が接続されている。

【0385】このように構成された本発明の第27実施 形態においては、信号配線345を左方向に伝送されて くる正相送信デジタル信号の基本周波数成分、第2高調 波、第3高調波をそれぞれ方向性結合器348の配線部 350、351、353で受信し、正相送信デジタル信 号取り出し電極357から取り出すことができると共 に、信号配線346を左方向に伝送されてくる逆相送信 デジタル信号の基本周波数成分、第2高調波、第3高調 波を方向性結合器348の配線部350、351、35 3と対向する方向性結合器349の配線部で受信し、逆 相送信デジタル信号取り出し電極362から取り出すこ とができる。

【0386】また、信号配線345を右方向に伝送され てくる正相送信デジタル信号の基本周波数成分、第2高 調波、第3高調波をそれぞれ方向性結合器348の配線 部350、352、354で受信し、正相送信デジタル の波長 λ の 1 / 1 2 とし、信号配線 3 4 5 を伝送されて 50 信号取り出し電極 3 5 8 から取り出すことができると共

61

に、信号配線346を右方向に伝送されてくる逆相送信デジタル信号の基本周波数成分、第2高調波、第3高調波を方向性結合器348の配線部350、352、354と対向する方向性結合器349の配線部で受信し、逆相送信デジタル信号取り出し電極364から取り出すことができる。

【0387】したがって、本発明の第27実施形態によれば、差動レシーバの正相入力端子を正相送信デジタル信号取り出し電極357、358に接続すると共に、差動レシーバの逆相入力端子を逆相送信デジタル信号取り出し電極362、364に接続することにより、信号配線ペア344を双方向に伝送される高速相補送信デジタル信号、たとえば、1GHz以上の高速相補送信デジタル信号の受信を容易に行うことができる。

[0388]

【発明の効果】以上のように、本発明中、第1、第2、第3、第4、第5、第6、第7、第8、第9、第10、第11又は第12の発明によれば、差動ドライバから出力される相補送信デジタル信号を信号配線ペアを使用して伝送する伝送回路を有する電子装置に関し、信号伝送 20の高速化を図ることができる。

【0389】また、本発明中、第13、第14、第15 又は第16の発明によれば、ドライバから出力される非 差動送信デジタル信号を信号配線を使用して伝送する伝 送回路を有する電子装置に関し、信号伝送の高速化を図 ることができる。

【0390】また、本発明中、第17又は第18の発明によれば、第1、第2、第3、第4、第5、第6、第7、第8、第9、第10、第11、第12、第13、第14、第15又は第16の発明と同様の効果を得ること 30ができると共に、送信デジタル信号として波形の良好な信号を伝送することができる。

【0391】また、本発明中、第19の発明によれば、第1、第2、第3、第4、第5、第6、第7、第8、第9、第10、第11、第12、第13、第14、第15、第16、第17又は第18の発明と同様の効果を得ることができると共に、信号配線を伝送させてくる高速送信デジタル信号の受信を容易に行うことができる。

【0392】また、本発明中、第20、第21、第22、第23又は第24の発明によれば、CPUと、CPUによりアクセスされる多数のメモリとを等長平行配線とされた信号配線で接続する必要がある電子装置に関し、CPUとメモリとの間の信号伝送の高速化を図ることができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態の概念図である。

【図2】本発明の第1実施形態が備える信号配線ペア及び電源・接地配線ペアの第1構成例を示す概略的断面図である。

【図3】本発明の第1実施形態が備える信号配線ペア及 50

び電源・接地配線ペアの第2構成例を示す概略的断面図 である。

62

【図4】本発明の第2実施形態の概念図である。

【図5】本発明の第2実施形態が備える信号配線ペア及

び電源・接地配線ペアの第1構成例を示す概略的断面図である。

【図6】本発明の第2実施形態が備える信号配線ペア及び電源・接地配線ペアの第2構成例を示す概略的断面図である。

【図7】本発明の第3実施形態の概念図である。

【図8】本発明の第4実施形態の概念図である。

【図9】本発明の第4実施形態が備える信号配線ペアを コプレーナ配線構造とした場合のICチップ搭載領域の 構成例を示す概略的平面図である。

【図10】本発明の第4実施形態が備える信号配線ペアをスタック配線構造とした場合のICチップ搭載領域の一部分の構成例を示す概略的斜視図である。

【図11】本発明の第5実施形態の概念図である。

【図12】本発明の第5実施形態が備えるスリーステイトCMOS 差動ドライバの構成を示す回路図である。

【図13】本発明の第5実施形態が備える終端抵抗部の 構成を示す回路図である。

【図14】本発明の第6実施形態の概念図である。

【図15】本発明の第7実施形態の概念図である。

【図16】本発明の第7実施形態の動作を説明するため の波形図である。

【図17】本発明の第8実施形態の概念図である。

【図18】本発明の第9実施形態の概念図である。

【図19】本発明の第10実施形態の概念図である。

【図20】本発明の第11実施形態の概念図である。

【図21】本発明の第12実施形態の概念図である。

【図22】本発明の第13実施形態の概念図である。

【図23】本発明の第13実施形態の動作を説明するためのタイムチャートである。

【図24】本発明の第14実施形態の概念図である。

【図25】本発明の第15実施形態の概念図である。

【図26】本発明の第16実施形態の概念図である。

【図27】本発明の第17実施形態の概念図である。

【図28】本発明の第18実施形態の概念図である。

【図29】本発明の第19実施形態の概略的平面図である。

【図30】本発明の第19実施形態の概略的下面図である。

【図31】本発明の第19実施形態が備える配線基板に 形成されている配線の一部分を示す概略的平面図であ る。

【図32】本発明の第19実施形態が備える配線基板に 形成されている配線の一部分を示す概略的下面図であ る。

【図33】本発明の第19実施形態が備える配線基板に

設けられている終端抵抗形成領域を示す概略的下面図で ある。

63

【図34】本発明の第20実施形態の要部を示す概略的 断面図である。

【図35】本発明の第21実施形態の概略的平面図である。

【図36】本発明の第21実施形態の概略的下面図である。

【図37】本発明の第22実施形態の概略的断面図である。

【図38】本発明の第23実施形態の概略的平面図である。

【図39】図38のX1-X1線に沿った概略的断面図である。

【図40】本発明の第24実施形態の要部を示す概略的 平面図である。

【図41】図40のX2-X2線に沿った概略的断面図である。

*【図42】本発明の第25実施形態の要部を示す概略的 平面図である。

【図43】図42のX3-X3線に沿った概略的断面図である。

【図44】本発明の第26実施形態の要部を示す概略的 平面図である。

【図45】図44のX4-X4線に沿った概略的断面図である。

【図46】本発明の第27実施形態の要部を示す概略的 10 平面図である。

【図47】図46のX5-X5線に沿った概略的断面図である。

【図48】従来の電子装置の一例を示す回路図である。 【符号の説明】

TS 送信デジタル信号

CS、/СS 相補送信デジタル信号


RS 受信デジタル信号

【図1】

本発明の第1実施形態の概念図

【図10】

信号配線ペア71、75を図6に示すと同様に スタック配線構造とした場合のICチップ搭載 領域の一部分の構成例を示す概略的斜視図



96 72 73 73


[図12]

【図2】

信号配線ペア21及び電源・接地配線ペア26 の第1構成例を示す概略的断面図


電源・接地配線ペア 信号配線ペア 26 21 電源配線 接地配線 信号配線 信号配線 27 28 22 23 35 絶縁基板 a b(>2a) a

スリーステイトCMOS差動ドライバ109 の構成を示す回路図




【図39】

図38のX1-X1線に沿った根略的筋面図




[図3]

信号配線ペア21及び電源・接地配線ペア26 の第2構成例を示す概略的断面図




[図4]

本発明の第2実施形態の概念図




【図5】

信号配線ペア37、40及び電源・接地配線ペア45 の第1構成例を示す概略的断面図




【図13】

終端抵抗部117の構成を示す回路図




【図6】

信号配線ペア37、40及び電源・接地配線ペア45 の第2構成例を示す概略的断面図




【図7】

本発明の第3 実施形態の概念図




【図8】

本発明の第4実施形態の概念図




【図9】

信号配線ペア71、75を図5に示すと同様に コプレーナ配線構造とした場合のICチップ搭載 領域の構成例を示す概略的平面図




【図11】

本発明の第5実施形態の概念図



[図14]




【図15】

【図34】

本発明の第7実施形態の概念図

本発明の第20実施形象の要部を示す概略的断面図





[図16]


【図23】


本発明の第7実施形態の動作を説明するための波形図

本発明の第13実施形態の動作を説明するためのタイムチャート










【図18】

本発明の第9 実施形態の概念図




[図17]

本発明の第8実施形態の概念図


[図38]

本発明の第23実施形態の概略的平面図




【図19】

本発明の第10実施形態の概念図




[図20]

本発明の第11案施形態の概念図



[図21]




【図22】

本発明の第13実施形態の概念図

【図41】

図40のX2-X2線に沿った板略的断面図




294 289 292

【図24】

本発明の第14実施形態の概念図

【図43】

305 308 303 306





【図25】

本発明の第15実施形態の概念図

[図45]


図44のX4一X4線に沿った概略的断面図






【図47】

図46のX5-X5線に沿った概略的断面図




【図26】

本発明の第16実施形態の概念図




【図27】

本発明の第17実施形態の概念図



[図28]



[図29]


本発明の第19実施形態の伝路的平面図

表面

配線基板 168C 258 166B


193 194

195



【図37】

本発明の第22実施形態の概略的断面図



【図30】

本発明の第19実施形態の概略的下面図

166D


166A

【図31】

【図32】

本発明の第19実施形態が備える配線基板に形成されている配線の一部分を示す概略的平面図

本発明の第19実施形態が備える配線基板に形成されている配線の一部分を示す概略的下面図




【図33】

【図35】

終端抵抗形成領域174を示す概略的下面図


本発明の第21実施形態の概略的平面図



(43)


【図36】

本発明の第21実施形態の観略的下面図




[図40]

第24実施形態の要部を示す板略的平面図




【図42】

第25実施形態の要部を示す概略的平面図




[図44]

第26実施形態の要部を示す概略的平面図




【図46】

第27実施形態の要部を示す概略的平面図



[図48]

従来の電子装置の一例を示す回路図



フロントページの続き

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6番地

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 大塚 寛治

東京都東大和市湖畔 2-1074-38